Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
JTAG, которые выполняют важные функции, нужные очень многим потребителям.
По-видимому, самыми сложными из практически разработанных ядер являются
контроллеры шины PCI, также необходимые в очень многих проектах и
требующие максимального быстродействия.
800
СБИС ПРОГРАММИРУЕМОЙ ЛОГИКИ ТИПА "СИСТЕМА НА КРИСТАЛЛЕ"
7.7.2. СБИС ПЛ С КОНФИГУРИРУЕМОСТЬЮ ВСЕХ ОБЛАСТЕЙ КРИСТАЛЛА
К СБИС ПЛ с конфигурируемостью всех областей кристалла (типа "generic")
принадлежат СБИС АРЕХ20К, АРЕХ20КЕ фирмы "Altera", Virtex и VirtexE фирмы
"Xilinx", Ultra39K фирмы "Cypress Semiconductor", QL фирмы "QuickLogic",
ProASIC500K фирмы "Actel", PSD фирмы WSI и др.
СБИС ПЛ АРЕХ20К/КЕ имеют уровень интеграции до более чем 2,5 млн
системных вентилей и архитектуру комбинированного типа, называемую
Multicore. В них комбинируются табличные методы реализации функций и
реализации их в ДНФ, имеются встроенные блоки памяти и гибкая система
межсоединений. Сочетая достоинства FPGA и CPLD, семейства с
комбинированной архитектурой и высоким уровнем интеграции, в том числе и
АРЕХ20К/КЕ, пригодны для решения как задач с интенсивными вычислениями,
так и для реализации сложных логических контроллеров и других
быстродействующих автоматов. На момент своего появления микросхемы
АРЕХ20К/КЕ, которые были объявлены фирмой как первые промышленные СБИС ПЛ
с интеграцией уровня SOPC, отличались и наибольшим объемом встроенной
памяти (ядра ЗУ), составлявшим от 26 до 264 Кбит для разных
представителей семейства при общих ресурсах памяти от 54 до 540 Кбит.
Сложность микросхем характеризовалась числом системных вентилей от 162 К
до 2,4 М. В первой половине 2000 г. появилось новое семейство фирмы
"Altera" -АСЕХ, являющееся более дешевой версией семейства АРЕХ20К/КЕ с
числом системных вентилей от 10 до 100 К и рабочей частотой 160 МГц.
Ценой микросхем семейства АСЕХ считают 1 долл. за 5К вентилей.
Ядро ЗУ в микросхемах семейства АРЕХ20К/КЕ состоит из блоков ESB
(Embedded System Blocks) по 2 Кбита в каждом, число блоков составляет от
26 у младших представителей семейства до 264 у старших. Блоки могут
работать независимо с вариантами организации 128 х 16, 256 х 8, 512 х4,
1024 х 2, 2048 х 1 или соединяться с другими для образования более емкой
памяти. Вместе со схемами близлежащих логических блоков ESB могут
образовывать блоки SRAM, буферы FIFO, двухпортовую память, а в некоторых
микросхемах возможна и организация ассоциативной памяти САМ (Content
Addressable Memory). Память типа САМ используется в системах
коммуникаций, и ее наличие открывает много новых применений для
микросхем.
Архитектура микросхем семейств АРЕХ20К/КЕ (рис. 7.27) характеризуется
наличием трех типов структур: 1) табличных функциональных
преобразователей типа LUT, заимствованных от семейства FLEX10K и
FLEX6000; 2) блоков типа SOP (Sum Of Products) для воспроизведения ДНФ
логических функций, заимствованных от микросхем семейства МАХ7000; 3)
блоков встроенной памяти от микросхем FLEX10KE.
Архитектура Multicore включает в себя новый уровень иерархии, называемый
MegaLAB. Каждый MegaLAB составлен из 16 логических блоков LABs, каждый из
которых, в свою очередь, содержит по 10 логических элементов LE, и
встроенной структуры ESB. На уровне MegaLAB реализованы локальные
межсоединения без использования глобальных ресурсов коммутации. Между
структурами MegaLAB и контактами ввода/вывода сигналы распространяются по
непрерывным связям FastTrack, вносящим малые и предсказуемые задержки.
Блоки ввода/вывода БВВ (lOEs) позволяют работать со многими стандартами
сигналов интерфейса: LVTTL; LVCMOS; 1.8-VI/O; 2,5-VI/O; 3,3-VI/0;3,3-
VPCI; 3.3AGP; LVDS; GTL+; СТТ; SSTL-3 I,II; STTL-2 I,II.
В состав современных СБИС ПЛ высокого уровня интеграции, как правило,
включаются блоки, управляющие фазовыми соотношениями между
синхросигналами в разных точках схемы. Одним из названий подобных блоков
является PLL (Phase Locked Loop). В микросхемах семейства АРЕХ20К/КЕ
такие блоки усовершенствованы отно-
801
ПРОГРАММИРУЕМАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ
Схемы управления тактированием
Шины быстрых
Схемы многофунк-циональной встроенной памяти
Рис. 7.27. Архитектура микросхем семейства АРЕХ20К/КЕ
сительно своих предшественников и выполняют функции ClockLock, ClockBoost
и ClockShift. Первая из этих функций снижает задержки контролируемых
синхросигналов относительно опорных, вторая состоит в делении или
умножении частот синхросигналов, а третья программирует фазовые сдвиги
между контролируемыми синхросигналами. Наличие перечисленных возможностей
позволяет существенно повысить тактовые частоты реализуемых устройств без
нарушения их работоспособности по сравнению с вариантами без блоков PLL.
Каждый внешний вывод микросхем связан с блоком ввода/вывода (БВВ или ЮЕ).
Блоки ввода/вывода расположены в концах строк и столбцов шин быстрых
связей (FastTracks), которые проходят по всей длине или ширине схемы.
