Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
Важным новшеством в архитектуре семейства FLEX10K стало наличие блоков
EABs (Embedded Array Blocks), представляющих собою реконфигурируемые
модули памяти
796
СБИС ПЛ КОМБИНИРОВАННОЙ АРХИТЕКТУРЫ
Iэвв I Iэва I 1эвв I |эвв | |эвв| Iэвв I |эвв I |эвв| Iэвв |
|эвв I
(r)Ч. 4Г л ТГ 77
Н .......................................... -г - т- . . 13
I эвв I*
Столбец ГПМС
От ЛБ п/2-4____
От ЛБ п/2-Э •
1звв1*
I звв I"
LAB
LE
LE
LE
ii
LE
15
LE
LE
ЛБ п/2-2
и
2
ЛБ п/2-1
и
Строка ГПмС
Гсг
и
LAB
Логтнеский
JTJ
ЛБ п/2
РМП
(ЕАВ)
Локальная ПМС
и
TJ
Рис. 7.24. Фрагмент микросхемы семейства FLEX10K
(РМП). Эти блоки создают ресурсы встроенной памяти сверх тех
распределенных ресурсов, которые имеют логические элементы табличного
типа. Память может быть организована в вариантах 2048 х 1,1024 х 2, 512 х
4 и 256 х 8 и ориентирована также на реализацию буферов FIFO. В
микросхемах FLEX10KE память блоков EABs ориентирована и на организацию
двухпортовых ОЗУ, в которых может одновременно осуществляться запись по
одному адресу и чтение по другому. Несколько блоков ЕАВ могут быть
объединены для создания более емких блоков памяти.
Блоки встроенной памяти обладают характеристиками быстродействующих ОЗУ.
При необходимости они могут применяться и для воспроизведения табличным
способом сложных логических функций (арифметических операций, функций
цифровой обработки сигналов и т. п.).
В микросхемах семейства FLEX10K средства логического преобразования
данных имеют два уровня. Наименьшей структурной единицей является
логический элемент (ЛЭ, LE).Компактная группа из восьми логических
элементов образует логический блок (ЛБ, LAB - Logic Array Block).
Логический блок выступает как самостоятельная структурная единица
следующего иерархического уровня. Строкам и столбцам логических блоков
соответствуют строки и столбцы глобальной матрицы соединений.
Логический элемент микросхем семейства FLEX10K (рис. 7.25) имеет в своем
составе четырехвходовый табличный функциональный преобразователь типа LUT
(т. е. программируемую память с организацией 16 х 1), схемы переноса и
каскадирования, программируемый триггер и несколько программируемых
мультиплексоров. Функциональный преобразователь ФП-4 может быть
сконфигурирован для воспроизведения двух функций трех переменных, для
чего память с организацией 16x1 разбивается на два блока с организацией
8x1. Такое разбиение позволяет, например, воспроизводить функции суммы и
переноса для одноразрядного сумматора. Цепи переноса у микросхем
семейства FLEX10K имеют высокое быстродействие (задержка 1 не на каскад),
что улучшает быстродействие схем с последовательными переносами,
отличающихся простотой реализации.
797
ПРОГРАММИРУЕМАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ
Вход переноса Вход каскадирования
Выход переноса Выход каскадирования
Рис. 7.25. Логический элемент микросхем семейства FLEX10K
Синхронный триггер может функционировать не только как триггер типа D
(режим, соответствующий непосредственному использованию имеющейся схемы),
но и как триггер типа Т или даже типов JK и RS, работа которых
эмулируется с привлечением логических ресурсов, не входящих в схему
триггера. Входные сигналы асинхронных сброса и установки вырабатываются
схемой управления, в которую поступают два локальных управляющих сигнала
ЛУС1, ЛУС2, сигнал общего сброса микросхемы и входная переменная D3. В
схеме управления установкой/сбросом (СУ уст/сбр) имеются программируемые
мультиплексоры, благодаря которым можно задать один из шести режимов
воздействия на триггер. Все режимы асинхронные - это сброс, установка или
загрузки в разных вариантах.
Триггер может быть использован не только совместно с комбинационной
частью логического элемента, но и независимо от нее, как отдельный
элемент, если на его вход через мультиплексор 1 поступает сигнал со входа
D4.
Выходные сигналы ЛЭ через мультиплексоры 3, 4 могут подаваться в
глобальную и локальную программируемые матрицы соединений в
комбинационном или регистровом варианте.
Тактирование триггера возможно от любого из двух локальных управляющих
сигналов ЛУСЗ и ЛУС4.
Функции, число аргументов у которых превышает четыре, получаются как
композиции из функций четырех аргументов одним из двух способов. Первый
способ (рис. 7.26, а) предполагает применение схем каскадирования,
которые можно настраивать на любую функцию двух переменных, кроме функций
суммы по модулю 2 и функции равнозначности. Схемами каскадирования
отдельные функции четырех переменных объединяются в функцию большего
числа аргументов.
Второй способ использует схему с обратными связями (рис. 7.26, б).
Вначале вырабатываются функции, зависящие не более чем от четырех
аргументов, а затем они играют роль аргументов для логического элемента,
вырабатывающего окончательный вариант. Результатом является получение
"функции от функций".
798
СБИС ПРОГРАММИРУЕМОЙ ЛОГИКИ ТИПА "СИСТЕМА НА КРИСТАЛЛЕ"
