Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
нарушения работы неизменяемой части устройств. Сохраняются данные,
которые были получены к моменту перестройки той или иной части системы.
Та часть аппаратуры, в которой в данный момент происходит обработка
информации, представлена схемой соответствующей конфигурации в FPGA, а
пассивная часть системы представлена данными, сохраняемыми в недорогих
устройствах памяти. В результате экономно выполняются логические
преобразования. Когда активизируются новые операции, новая конфигурация
записывается "поверх старой".
Та или иная решаемая задача может быть разложена на множество операций
низшего иерархического уровня, таких как сдвиг, счет, сложение,
умножение, мультиплексирование и т. д. Ясно, что каждая из подобных
функций может быть использована многократно в разных ситуациях, причем в
каждый момент времени активна только малая часть функций. Исключая
избыточность и контролируя условия появления каждой операции, можно так
организовать систему, что сложные функции будут воспроизводиться с
помощью небольшого числа несложных и, следовательно, дешевых схем
программируемой логики. В одном из примеров требуемая задача решалась
обычным способом с помощью 10 ООО вентилей, а применение кэш-логики
позволило применить микросхему программируемой логики сложностью всего
2000 эквивалентных вентилей, причем остальные 8000 вентилей удалось
исключить, используя "кэширование", т. е. запоминание неизменной в данное
время информации в более дешевой системной памяти.
Концептуально выделяют предопределенную (predermined) и динамическую кэш-
логику. Первая подразумевает использование предопределенных функций и
макросов, хранимых во внешней энергонезависимой памяти (EPROM, EEPROM,
диск, CD-ROM). Эти функции уже проработаны, размещены и трассированы и
имеют ранее сгенерированные битовые потоки (Bit streams)
конфигурирования. Выполнением их управляют средства самой кэш-логики или
внешние средства (программы процессора). При загрузке новых функций
данные в регистрах не теряются даже в модифицируемой части системы.
Второй тип кэш-логики подразумевает определение требуемых функций,
размещение и трассировку схем их реализации и генерацию битовых потоков
настройки програм-
810
КОНФИГУРИРОВАНИЕ БИС/СБИС ПРОГРАММИРУЕМОЙ ЛОГИКИ
мируемой логики в реальном масштабе времени. Такая кэш-логика
ассоциируется с разработкой адаптивных систем и в настоящее время
существует лишь как концепция, еще не имеющая законченной физической
реализации.
Применение кэш-логики снижает сложность программируемой части аппаратуры
и, в конечном счете, удешевляет аппаратуру и улучшает такие ее
характеристики, как надежность (вследствие уменьшения числа физически
существующих схемных компонентов), потребляемую мощность и др. Область
перспективного применения кэш-логики достаточно широка: это портативная
аппаратура с ее высокими требованиями к снижению потребляемой мощности и
габаритных размеров, системы с интенсивными вычислениями (компьютерная
графика, распознавание образов и речи и многое другое).
Микросхемы семейства FPSLIC имеют механизм конфигурирования FPGA под
управлением AVR, который может загружать кэшевую память FPGA, имея прямой
доступ к шине данных SRAM-конфигурации. При обычной загрузке конфигурации
кэшевый доступ в память конфигурации блокируется. При кэшевом доступе AVR
использует три регистра для формирования адреса и один регистр для
данных. Типовое назначение этого режима для AVR - принять
последовательные данные через UART и направить их в качестве данных
конфигурации в FPGA, вызывая таким образом загрузку или разрешая
системную реконфигурацию, при которой структура FPGA алгоритмически
видоизменяется.
Разработчики таких сложных СБИС, как FPSLIC, подчеркивают, что подобные
микросхемы с их впечатляющими возможностями не следует рассматривать как
просто микроконтроллеры с программируемой проектировщиком периферией,
поскольку для этой относительно ограниченной цели могут найтись более
простые решения (например, с применением микросхем программируемой
пользователем периферии фирмы WSI). С точки зрения технико-экономических
показателей, эффект достигается в первую очередь при достаточно полном
использовании новых функциональных возможностей, присущих такой
качественно новой продукции как микросхемы семейства FPSLIC и им подобные
[уже объявлено о выпуске блочных СБИС типа "система на кристалле" фирмой
"Тriscend" (Triscend Е5, Configurable System-on-Chip) ожидаются подобные
разработки и от фирмы "Altera" и других].
7.8. КОНФИГУРИРОВАНИЕ БИС/СБИС ПРОГРАММИРУЕМОЙ ЛОГИКИ
Способ конфигурирования БИС/СБИС ПЛ, т. е. настройки их на определенный
алгоритм функционирования, зависит от типа программируемых элементов. Для
микросхем с энергонезависимой памятью конфигурации (EPROM, EEPROM, Flash)
запись в память является специальным с точки зрения электрических
процессов режимом. Конфигурирование таких СБИС может производиться вне
создаваемой системы с помощью программаторов или же в составе системы (т.
