Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
программируемой логики удается не всегда. Для CPLD без полной коммутации
в процессе проектирования может появляться задача такого преобразования
проекта, которое дает уменьшение числа связей между функциональными
блоками.
Рост сложности CPLD затрудняет реализацию полной коммутируемости блоков в
рассмотренной структуре и вызывает к жизни структуры с двумя уровнями
матриц соединений - глобальным и локальным. Локальные матрицы обслуживают
группы функциональных PAL-блоков (сегменты), а глобальные обеспечивают
межсегментный обмен сигналами. Такую архитектуру имеют, например, CPLD
семейства МАСН5 фирмы AMD (рис. 7.18).
Рис. 7.18. Структура CPLD с двумя уровнями матриц соединений
№
ПРОГРАММИРУЕМАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ
7.5.2. ПОПУЛЯРНЫЕ CPLD ФИРМЫ "ALTERA"
Фирма "Altera" наряду с фирмой "ХШпх" принадлежит к крупнейшим
разработчикам ИС ПЛ и занимает 30-40 % мирового рынка этой продукции.
Преобладающей линией деятельности фирмы "Altera" является разработка
именно CPLD, к которым далее добавились микросхемы комбинированной
архитектуры и типа "система на кристалле".
Классическим представителем CPLD является семейство МАХ7000 (МАХ -
аббревиатура от Multiple Array Matrix), выпускаемое фирмой "Altera".
Микросхемы этого семейства имеют память конфигурации типа EEPROM, т. е.
программируются введением зарядов в плавающие затворы ЛИЗМОП-
транзисторов. При снятии питания конфигурация сохраняется. Стирание
содержимого памяти конфигурации производится электрическими сигналами в
специальном режиме.
. 'Г*
BX/GCLK1 I > ~ ~ ,Г1
792
Рис. 7.19. Фрагмент микросхемы CPLD семейства МАХ7000
CPLD - СЛОЖНЫЕ ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ УСТРОЙСТВА
На рис. 7.19 показан фрагмент микросхемы семейства МАХ7000. Показан один
ярус, содержащий логические блоки ЛБ и блоки ввода/вывода БВВ. У разных
представителей семейства схемы составляются из разного числа ярусов: у
младшего представителя всего один ярус, у старшего - восемь,
соответственно этому у младшего представителя два ЛБ, у старшего -16.
Логические блоки имеют по 16 макроячеек (МЯ), получающих термы от
локальных программируемых матриц И (ЛПМИ). Программируемая матрица
соединений ПМС обеспечивает межсоединения логических блоков таким
образом, что на любой вход ЛБ может быть подан сигнал от любого выхода ЛБ
или контакта ввода/вывода.
ПМС организована так, что на пути сигнала нет программируемых ключей и
сигналы передаются через конъюнкторы, открытые по второму входу единичным
сигналом, там, где это предусмотрено при конфигурировании микросхемы.
Такое решение ускоряет передачу сигналов по линиям связи (рис. 7.20).На
вход ЛБ может быть подан сигнал с любой непрерывной по длине вертикальной
линии ПМС.
Все Л Б связаны со своими блоками ввода/вывода, имеющими от 6 до 12
контактов (КП - контактная площадка). Так как в блоке 16 макроячеек, не
все они могут иметь внешний вывод. Часть макроячеек может быть
использована только для выработки сигналов обратной связи, передаваемых в
ПМС. Это решение обосновано тем, что при построении ряда узлов многие
логические функции нужны только для использования внутри схемы.
ПМС получает от каждого ЛБ 16 сигналов обратной связи, от блоков
ввода/вывода - от 6 до 12 сигналов и четыре специализированных сигнала. К
специализированным сигналам относятся глобальные (т. е. единые для всех
одноименных блоков схемы) сигналы тактирования (GCLK1, GCLK2) и сброса
(GCLR), а также сигналы разрешения выходов ОЕ. Из ПМС поступает по 36
сигналов для каждого ЛБ и еще шесть сигналов, которые прямо или инверсно
передаются через мультиплексор MUX3 для глобальной шины разрешения
выходов БВВ.
Схема макроячейки показана на рис. 7.21. Из матрицы элементов И в матрицу
распределения термов МРТ поступает пять основных термов (на рисунке
слева). МРТ дает возможность использовать эти термы для сборки по ИЛИ с
последующей подачей результата на элемент сложения по модулю 2 для
образования комбинационной функции, а также для управления триггером по
входам сброса (CLRn) и установки (PRn). Терм t может быть использован для
тактирования триггера или разрешения тактирования в зависимости от
программирования мультиплексора MUX2.
Триггер имеет гибкую систему управления записью данных. Он может
тактироваться от глобального сигнала GCLK, причем такое тактирование
может сопровождаться индивидуальным управлением от сигнала разрешения
ENA. Возможно тактирование и от локального сигнала t.
Линии ПМС
к ЛБ
Рис. 7.20. Цепь передачи сигнала из программируемой матрицы межсоединений
в логические
блоки
793
ПРОГРАММИРУЕМАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ
Рис. 7.21. Схема макроячейки CPLD семейства МАХ7000
Рис. 7.22. Схема параллельного логического расширителя
794
CPLD - СЛОЖНЫЕ ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ УСТРОЙСТВА
Разнообразные варианты тактирования предоставляют удобство построения
автоматов с памятью разных типов (синхронных, апериодических,
