Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
характеризуется периодическим появлением на линии TxD сигнала низкого
логического уровня; даже если все биты данных передаваемого кадра равны
1, то линия TxD будет находиться в "О" в течение интервала передачи
стартового бита; в состоянии передачи данных в буферном регистре или в
сдвиговом регистре обязательно присутствуют еще не переданные данные;
2) состояние ожидания (IDLE), которое характеризуется наличием сигнала
высокого логического уровня на линии TxD в течение не менее 10 или 11
тактов работы передатчика (для 10- и 11-битового кадра соответственно);
передатчик переходит в состояние ожидания, если в буферном регистре
данных и в сдвиговом регистре новые данные для передачи отсутствуют.
Передача данных от МК к другому устройству инициируется посредством
записи байта данных в буферный регистр передатчика по адресу регистра
данных SCDR. Аппаратные средства передатчика загружают содержимое
буферного регистра данных в сдвиговый регистр. Одновременно
устанавливается флаг SCTE (флаг очистки регистра буфера данных в регистре
SCS1), который информирует МК о том, что буферный регистр передатчика
пуст, и в него могут быть загружены новые данные. Если следующий байт
данных для передачи будет загружен в буферный регистр SCDR до завершения
передачи предыдущего байта, то нарушения в работе передатчика не
произойдет. Второй байт данных будет сохраняться в буферном регистре до
тех пор, пока передача предыдущего байта не будет завершена. Следует
иметь в виду, что копирование содержимого буферного регистра в сдвиговый
регистр под управлением аппаратных средств не сопровождается
автоматическим началом передачи этого байта данных. Процесс передачи
нового байта из сдвигового регистра на линию TxD начнется только после
того, как бит SCTE будет сброшен. Для достижения последнего необходимо
выполнить две операции:
1) прочитать регистр состояния SCS1 при установленном бите SCTE;
2) записать в регистр буфера передатчика по адресу SCDR новый байт
данных.
411
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
Тогда под управлением генератора скорости передачи GT биты предыдущего
байта данных начнут последовательно передаваться из сдвигового регистра
на вывод TxD.
После завершения передачи пакета обмена, когда в сдвиговом и буферном
регистрах не осталось данных для передачи, устанавливается в "1" бит ТС.
Флаги очистки буфера данных SCTE и окончания передачи ТС имеют
независимое маскирование (биты SCTIE и TCIE регистра SCC2
соответственно). Если прерывания по этим запросам раз-решены, то любой из
триггеров генерирует запрос на прерывание. Рассматриваемые запросы
объединяются по "ИЛИ" и обслуживаются по единому вектору прерывания от
передатчика модуля SCI08 (см. табл. 4.31).
Формат кадра передаваемых данных определяется значением бита М в регистре
управления SCC1. Если М = 0, то обмен осуществляется с использованием 10-
битового кадра . Сдвиговый регистр передатчика автоматически
настраивается на 10-разрядный формат, в младшем и старшем разрядах
сдвигового регистра устанавливаются логические уровни стартового и
стопового битов (см. рис. 4.20). Если М = 1, то используется 11-битовый
кадр обмена (см. рис. 4.21). Сдвиговый регистр настраивается на 11-
разрядный формат. Недостающий бит данных D8 заполняется значением Т8 из
регистра управления SCC3, которое должно быть определено программой до
записи в буферный регистр восьми младших бит передаваемого слова.
Значение бита М определяет формат кадра обмена как для приемника, так и
для передатчика. Поэтому обмен в дуплексном режиме возможен только с
одинаковым форматом кадра.
Скорость передачи данных, так же как и скорость приема, определяется
собственным генератором модуля SCI08. Этот генератор состоит из двух
делителей частоты тактирования межмодульных магистралей fBU$:
предварительного с коэффициентом деления NP и основного с коэффициентом
деления NS. Скорость обмена данными следует определить во формуле:
f _ feus sa 64 • NP ¦ NS '
где NP - коэффициент деления предварительного делителя, NP = 1, 3, 4,13;
NS - коэффициент деления основного делителя, NS= 1, 2, 4, 8, 16, 32, 64,
128.
Значения коэффициентов NP и NS определяются установкой соответствующих
разрядов в регистре скорости передачи SCBR.
Передатчик модуля SCI08 реализует режим генерации сигнала "конец сеанса
обмена" (сигнал "Break"), который состоит из 10 или 11 нулей, и в
мультимикропроцессорных системах обозначает конец сеанса обмена между
двумя устройствами. Для генерации сигнала "конец сеанса обмена"
необходимо установить бит SBK в регистре управления SCC2.
Основные элементы приемника - сдвиговый регистр, 8-разрядный буферный
регистр данных, схема мажоритарной логики для формирования значения
очередного принимаемого бита, схема детектирования условия вывода
приемника из режима ожидания, логический блок управления. Различают два
состояния подсистемы приемника:
1) активное состояние, которое характеризуется периодическим
