Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
счетчика/ШИМ Бит TOVi определяет способ изменения сиггнала на выходе TCHi
при переполнении счетчика таймера, когда модуль работает в режиме
сравнения/ШИМ: 1 - выход изменяет состояние на противоположное; 0 - выход
не изменяет состояния. Бит доступен для записи и чтения. Сброс МК
устанавливает бит в "0".
403
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
Продолжение табл. 4.38
TxSCi I Регистр управления каналом i захвата/сравнения
7 6 5 4 3 2 1 0
CHiF I CHilE | MSiB I MSiA I ELSiB | ELSiA | TOVi | CHiMAX
Состояние при сбросе: OOh
Имя бита Назначение бита
CHiMAX Бит максимального коэффициента заполнения в режиме ШИМ
Этот бит оказывает влияние на работу модуля захвата/сравнения только в
режиме ШИМ: 1 - коэффициент заполнения g = 1; 0 - коэффициент заполнения
определяется кодом регистра данных канала. Бит доступен для записи и для
чтения. При сбросе МК бит устанавливается в "0".
Таблица 4.39
Регистры специальных функций модулей процессора событий МК MC68HC908GP32
Модуль TIM 1 Модуль TIM2
Имя регистра Адрес Имя регистра Адрес
Таймер-счетчик временной базы 1 Таймер-счетчик временной
базы 2
Регистр управления таймером-счетчиком 1 T1SC $0020 Регистр управления
таймером-счетчиком 2 T2SC $002В
Регистр текущего значения таймера-счетчика 1 (старший байт) T1CNTH
$0021 Регистр текущего значения таймера-счетчика 2 (старший байт)
T2CNTH $002С
Регистр текущего значения таймера-счетчика 1 (младший байт) T1CNTL
$0022 Регистр текущего значения таймера-счетчика 2 (младший байт)
T2CNTL $002D
Регистр периода таймера-счетчика 1 (старший байт) T1MODH $0023
Регистр периода таймера-счетчика 2 (старший байт) T2MODH $002Е
Регистр периода таймера-счетчика 1 (младший байт) Т1MODL $0024
Регистр периода таймера-счетчика 2 (младший байт) T2MODL $002F
Канал захвата/сравнения 0 Канал захвата/сравнения 0
Регистр управления каналом 0 T1SC0 $0025 Регистр управления каналом 0 T2SC0
$0030
Регистр данных канала 0 (старший байт) Т1СН0Н $0026 Регистр данных
канала 0 (старший байт) Т2СН0Н $0031
Регистр данных канала 0 (младший байт) T1CH0L $0027 Регистр данных
канала 0 (младший байт) T2CH0L $0032
Канал захвата/сравнения 1 Канал захвата/сравнения 1
Регистр управления каналом 1 T1SC1 $0028 Регистр управления каналом 1 T2SC1
$0033
Регистр данных канала 1 (старший байт) Т1СН1Н $0029 Регистр данных
канала 1 (старший байт) Т2СН1Н $0034
Регистр данных канала 1 (младший байт) T1CH1L $002А Регистр данных
канала 1 (младший байт) T2CH1L $0035
404
СЕМЕЙСТВО МК НС08 ФИРМЫ "MOTOROLA"
4.3.8. МОДУЛЬ ПОСЛЕДОВАТЕЛЬНОГО СИНХРОННОГО ИНТЕРФЕЙСА SPI08
Модуль последовательного периферийного интерфейса SPI08 предназначен для
высокоскоростного обмена между МК и периферийными микросхемами, такими
как АЦП и ЦАП, FLASH-память большой информационной емкости, часы
реального времени. Модуль SPI08 обладает следующими характеристиками:
• поддерживает два режима работы: ведущего (master) и ведомого (slave)
приемопередатчиков;
• позволяет программно настраивать частоту обмена, причем в формировании
сетки частот модули таймеров TIM08 и PIT08 не задействованы:
t _ feus JSPl '
лSPI
где KSPI- 2, 8, 32, 128; максимальная частота обмена в режиме ведущего
составляет 4,0 МГц, в режиме ведомого - 8,0 МГц;
• генерирует запросы на прерывание с раздельными векторами по завершению
приема очередного байта или по окончании передачи байта;
• генерирует два флага нарушения режима работы: при переполнении
приемника и при принудительной смене режима работы (ведущий/ведомый) в
процессе незавершенного обмена;
• позволяет программно конфигурировать линии приема и передачи данных
(MISO и MOSI) как линии с открытым коллекторным выходом; объединение MISO
и MOSI по схеме "монтажное ИЛИ" делает модуль совместимым с протоколом
интерфейса 12С. Контроллер SPI08 обслуживает стандартную шину SPI, для
чего имеет четыре линии:
MOSI - линия передачи данных от ведущего к ведомому (Master Output Slave
Input); MISO - линия передачи данных от ведомого к ведущему (Master Input
Slave Output); SPSCK - линия сигнала синхронизации данных;
SS - линия выбора ведомого.
Направление передачи каждой линии определяется выбором режима работы
контроллера SPI08. Если назначен режим ведущего (бит MSTR регистра
управления SPCR равен 1), то линии MOSI и SCK работают в режиме вывода, а
линия MISO^b режиме ввода. Если назначен режим ведомого (MSTR = 0), то
линии MOSI, SCK и SS работают в режиме ввода, a MISO - в режиме вывода. В
режиме ведущего линия §S может быть использована, как обычная линия
ввода/вывода.
Обслуживание модуля SPI08 является альтернативной функцией для линий PTD
(см. рис. 4. 44). Если бит разрешения работы контроллера модуля
установлен SPE = 1, то независимо от значения соответствующих битов
регистра направления передачи порта ввода/вывода его линии назначаются
для работы в составе контроллера SPI08.
Функциональная схема контроллера SPI08 приведена на рис. 4.53. Основные
элементы контроллера - 8-разрядный сдвиговый регистр (Shift Register) и
