Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
данных вычисленный бит паритета не совпадает со значением принятого бита
паритета. Установленный бит РЕ может генерировать запрос на прерывание,
если прерывания по событию несовпадения паритетов разрешены (бит PEIE в
регистре SCC3 равен "1"),
Запросы на прерывание, сформированные признаками ошибки приема (триггеры
OR, NF, FE, РЕ) объединены по "ИЛИ" и обслуживаются по одному вектору
прерывания (см. табл. 4.31).
Неактивное состояние линии RxD, которое характеризуется наличием на линии
Ю или 11 (в зависимости от формата кадра) последовательных единиц,
отмечается установкой бита IDLE регистра состояния SCS1. Неактивное
состояние линии RxD свидетельствует о том, что передатчик другого
устройства, которое выставляет данные на линию RxD, находится в состоянии
ожидания IDLE. Бит IDLE может быть считан программно, но может также
генерировать запрос на прерывание, если эти прерывания разрешены (бит
ILIE в регистре управления SCC2 равен "1"), Вектор обслуживания запроса
по флагу IDLE совпадает с вектором обслуживания приемника модуля SCI08.
Бит RWU в регистре управления SCC2 переводит приемник модуля SCI08 в
режим ожидания. Этот режим позволяет организовать протокол обмена
локальной управляющей сети МК. В режиме ожидания приемник продолжает
преобразование последовательного кода на входе RxD в параллельный код в
сдвиговом регистре. Однако формирование признаков SCRF, IDLE, OR, NF, FE,
PE приемник не производит, и принятые данные в буферный регистр не
копируются. Определено два способа перевода приемника из режима ожидания
в активный режим работы:
• поступление последовательности битов с установленным в "1" маркером
адреса; в качестве маркера адреса используют старший значащий бит;
поэтому, для 10-битового кадра бит D7 должен быть равен "1", чтобы
приемник вышел из состояния ожидания, для 11-битового кадра - бит D8.;
• нахождение линии RxD в неактивном состоянии IDLE.
Выбор способа "пробуждения" приемника определяется предварительной
установкой бита WAKE в регистре управления SCC1. При диагностировании на
входе RxD одной из двух указанных последовательностей приемник выходит из
состояния ожидания, устанавливает бит готовности данных SCRF и копирует
принятые данные в буферный регистр SCDR. Бит RWU автоматически
сбрасывается, логика формирования бита IDLE не работает. Она начнет
функционировать только при поступлении следующего байта в активном режиме
работы приемника. На практике при организации локальных сетей чаще
используется первый способ "пробуждения". Тогда младшие 7 или 8 бит
данных первого принятого в процессе "пробуждения" слова содержат в себе
адрес МК, с которым будет производиться обмен. Программа обслуживания
прерывания по запросу от приемника сравнивает принятый адрес с
собственным и, если адреса не совпадают, снова переводит приемник в режим
ожидания. В случае равенства адресов приемник остается в активном режиме
работы и участвует в сеансе обмена.
Программно-логическая модель модуля SCI08 включает семь регистров
специальных функций: SCDR - регистр данных порта SCI08; SCC1 - регистр
управления контроллером SCI08; SCC2 - регистр управления контроллером
SCI08; SCC3 - регистр управления контроллером SCI08; SCS1 - регистр
состояния контроллера SCI08; SCS2 - регистр состояния контроллера SCI08;
SCBR - регистр скорости обмена контроллера SCI08. Форматы этих регистров
представлены в табл. 4.42 - 4.48.
414
СЕМЕЙСТВО МК НС08 ФИРМЫ "MOTOROLA"
Таблица 4.42
Формат регистра SCDR
SCDR I Регистр данных порта SCI08
7 Адрес 0018h 6 5 4 3 2 1 0
D7 | _ D6 | D5 I D4 | D3 | D2 | D1 | DO
Сброс не влияет на состояние регистра
Имя бита Назначение бита
D7-D0 Биты регистра данных порта SCI Регистр SCDR доступен как для
чтения, так и для записи. Однако при выполнении операции записи данные
будут запомнены в буферном регистре данных передатчика. Буфер данных
передатчика недоступен для чтения. Операция чтения регистра SCDR
возвращает данные из буферного регистра данных приемника. Буфер данных
приемника недоступен для записи. Сброс не влияет на состояние регистра.
Таблица 4.43
Формат регистра SCC1
SCC1 I Регистр управления контроллером SPI08
7 6 5 4 3 2 1 0
LOOPS | ENSCI | TXINV | М | WAKE | ILTY | PEN | РТУ
Состояние при сбросе: OOh Адрес 0013h
Имя бита Назначение бита
LOOPS Бит разрешения "замкнутого" режима работы контроллера SCI08
Установка в "1" бита LOOPS вызывает перекоммутацию входа приемника линии
RxD, который внутренними средствами подсоединяется к выходу передатчика
TxD, но отсоединяется от вывода RxD МК. В этом режиме возможен контроль
передаваемой информации. Также режим может быть использован для
тестирования работы программного обеспечения без использования устройства
управления верхнего уровня: 1 - "замкнутый" режим работы разрешен; 0 -
"замкнутый" режим работы запрещен. Бит доступен только для чтения. При
сбросе МК режим LOOP отменяется.
ENSCI Бит разрешения работы контроллера SCI08 Бит ENSCI разрешает работу
