Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
генератора скорости обмена, а также подсистемы передатчика и приемника,
если индивидуальные биты разрешения их работы (ТЕ и RE в регистре SCC2
установлены). Сброс бита ENSCI устанавливает в "1" флаги SCTE и ТС в
регистре SCS1 и запрещает прерывания от передатчика: 1 - работа
контроллера SCI08 разрешена; 0 - работа контроллера SCI08 запрещена. Бит
доступен для чтения и для записи. После сброса МК контроллер SCI08
находится в неактивном режиме.
TXINV Бит разрешения формирования инверсных уровней сигналов на выходе
передатчика TxD 1 - работа в инверсном режиме разрешена; 0 - работа в
инверсном режиме запрещена, реализуется общепринятый режим работы
передатчика. Бит доступен для чтения и для записи. После сброса МК
передатчик контроллера SCI08 работает в общепринятом режиме .
415
8-РАЗРЯДНЫЕ МИКРОКОНТРОЛЛЕРЫ
Продолжение табл. 4.43
SCC1 I Регистр управления контроллером SPI08
7 6 5 4 3 2 1 0
LOOPS I ENSCI I TXINV | М I WAKE I ILTY | PEN | PTY
Состояние при сбросе: 00h Адрес 0013h
Имя бита Назначение бита
М Бит выбора формата кадра асинхронного обмена 1 - 11-битовый формат
кадра: 1 стартовый бит, 9 бит слова данных, 1 сто-повый бит; 0 - 10-
битовый формат кадра: 1 стартовый бит, 8 бит слова данных, 1 столовый
бит. Бит доступен для чтения и для записи. После сброса МК назначается
10-би-товый формат кадра.
WAKE Бит выбора способа выхода приемника из режима ожидания 1 -
установка маркера адреса (бит D7=1 при М=0 или бит D8=1 при М=1)
переводит приемник в активный режим работы. 0 - состояние IDLE другого
передатчика (11 последовательных единиц на линии RxD при М = 0 или 12
последовательных единиц при М = 1) переводит приемник в активный режим
работы. Бит доступен для чтения и для записи. При сбросе МК бит
устанавливается в "0".
ILTY Бит выбора режима распознавания неактивного состояния линии RxD
Этот бит определяет момент начала отсчета для определения неактивного
состояния линии RxD: 1 - отсчет начинается после идентификации стоп-бита;
0 - отсчет начинается после идентификации старт-бита. После сброса МК бит
устанавливается в "0".
PEN Бит разрешения работы логики паритета 1 - формирование бита
паритета передатчиком и его анализ приемником реализуются; 0 - функция
паритета отключена. Бит доступен для чтения и для записи. После сброса МК
контроллер SCI08 не использует логику паритета.
PTY Бит выбора четного или нечетного паритета 1 - бит паритета
формируется из условия нечетного числа "1" в слове; 0 - бит паритета
формируется из условия четного числа "1" в слове. После сброса МК бит
устанавливается в "0".
Таблица 4.44
Формат регистра SCC2
SCC2 ^Регистр управления контроллером SCI08
7 Адрес 0014h 6 5 4 3 2 1 0
SCTIE | TCIE I SCRIE | ILIE | ТЕ I RE I RWU | SBK
Состояние при сбросе: 00h
Имя бита Назначение бита
SCTIE Бит разрешения прерывания от передатчика контроллера SCI08
Этот бит разрешает генерацию запроса на прерывание при установке в "1"
флага готовности буфера данных передатчика к приему от программы нового
байта (бит SCTE): 1 - прерывания от передатчика по флагу SCDE разрешены;
0 - прерывания от передатчика по флагу SCDE запрещены. Бит доступен для
чтения и для записи. При сбросе МК все прерывания от передатчика
контроллера SCI запрещаются.
416
СЕМЕЙСТВО МК НС08 ФИРМЫ "MOTOROLA"
Продолжение табл. 4.44
SCC2 I Регистр управления контроллером SCI08
Адрес 0014h 7 6 5 4 3 2 1 0
SCTIE I TCIE I SCRIE | ILIE | ТЕ | RE | RWU I SBK
Состояние при сбросе: OOh
Имя бита Назначение Оита
TCIE Бит разрешения прерывания от передатчика контроллера SCI08 Этот бит
разрешает генерацию запроса на прерывание при установке в "1" флага
завершения работы передатчика ТС: 1 - прерывания от передатчика по флагу
ТС разрешены; 0 - прерывания от передатчика по флагу ТС запрещены. Бит
доступен для чтения и для записи. При сбросе МК все прерывания от
передатчика контроллера SCI запрещаются.
SCRIE Бит разрешения прерывания от приемника контроллера SCI08 Этот бит
разрешает генерацию запроса на прерывание при установке в "1" флага
завершения приема очередного байта SCRF: 1 - прерывания от приемника по
флагу SCRF разрешены; 0 - прерывания от приемника по флагу SCRF
запрещены. Бит доступен для чтения и для записи. При сбросе МК все
прерывания от приемника контроллера SCI запрещаются.
ILIE Бит разрешения прерывания от приемника по флагу IDLE Этот бит
разрешает генерацию запроса на прерывание при установке в "1" флага
неактивного состояния линии RxD. 1 - прерывания при установленном флаге
IDLE разрешены; 0 - прерывания по флагу IDLE запрещены. Бит доступен для
чтения и для записи. При сбросе прерывания от приемника контроллера SCI
запрещаются.
ТЕ Бит разрешения работы передатчика контроллера SCI08 После установки
бита ТЕ передатчик формирует на линии TxD слово из 10 или 11
последовательных единиц, и только затем осуществляет посылку данных из
регистра буфера передатчика. Если бит ТЕ будет сброшен в процессе
