Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
• шины данных;
• шины адреса;
• арифметико-логическое устройство данных;
• устройство генерации адреса;
• память данных X;
• память данных Y;
• контроллер программ;
• память программ;
• устройства ввода/вывода: расширение памяти (порт А); порты ввода/вывода
(В и С); host-интерфейс; последовательные интерфейсы; таймеры.
Устройство
генерации
адреса
4 Л HOS'I интерфейс или
и/в
SSIили Ш
. * /t 24-битный
' таймер/счетчик
Порт ОпСЕ
Тактовый
генератор
Т
Внутренний переключатель шин данных
4-¦
Память Х-память Y•память
Программ ОЗУ ОЗУ
?56х 74 756 х 24
512x24 ОЗУ
загрузочное ПЗУ ПЗУ
64x24 ПЗУ 256 х 24 256 х 24
А/)Т-законы Sin
Генератор
адресов
программ
Контроллер | дскоди- \ рования j .программ. J
Контроллер
прерываний
Контроллер программ
Переключатель внешних адресных шин
АЛУ данных 24 х 24 + 56 ->56 бит (MAC)
Два 56-битных аккумулятора
Адрес
Переключатель внешних шин данных
Данные
И ?
IRQ
16 бит
24 бита
Рис. 6.3. Структура DSP56002
671
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Структура шин
Шины данных. DSP организован на регистрах центрального процессора,
составляющих три независимых операционных устройства. Передача данных на
кристалле осуществляется по четырем двунаправленным 24-разрядным шинам:
шине данных X (XDB), шине данных Y (YDB), шине данных программ (PDB),
глобальной шине данных (GDB). Шины данных X и Y могут объединяться в 48-
разрядную шину для передачи инструкций. Шины XDB и YDB сделаны локальными
для увеличения скорости и уменьшения потребления мощности. Все другие
передачи данных происходят по шине GDB. Структура шин поддерживает
передачу данных типов "регистр - регистр", "регистр - память", "память -
регистр". Размер передаваемых данных изменяется от 24- до 56-битных слов
в одном командном цикле. Переходы между шинами осуществляются с помощью
специального переключателя.
Шины адреса. Адреса внутренней памяти данных X и Y передаются по двум
однонаправленным 16-битным шинам - адресной шине X (ХАВ) и адресной шине
Y (YAB). Адреса памяти программ передаются по двунаправленной шине
адресов программ (РАВ).
Пространство внешней памяти адресуется с помощью однонаправленной 16-
битной шины с тремя состояниями выходов, которую можно переключить на
ХАВ, YAB или РАВ. В одном командном цикле может быть произведен только
один доступ к внешней памяти.
Переход между шинами осуществляется с помощью переключателя внутренних
шин. Он представляет собой программируемую матрицу ключей, позволяющую
соединять две любые внутренние шины без задержек.
Устройство манипуляций с битами физически расположено в блоке
переключателя
шин, так как переключатель обеспечивает доступ к любому адресному
пространству. Устройство манипуляций с битами выполняет соответствующие
операции в памяти, адресных регистрах, регистрах управления и регистрах
данных через шины XDB, YDB и GDB.
Арифметико-логическое устройство данных
АЛУ данных (рис. 6.4) разработано для улучшения возможности обработки
сигналов широкого динамического диапазона. Специальные схемы обеспечивают
простой контроль ошибок округления и переполнения обрабатываемых данных.
АЛУ содержит четыре 24-битных входных регистра, два 48-битных
аккумулятора, два 8-битных регистра расширения аккумулятора, аккумулятор
сдвига, две шины данных и параллельное неконвейеризованное устройство
умножения с аккумулированием (MAC). Операции АЛУ используют арифметику
дополнения до двух. В регистры АЛУ могут быть записаны 24- или 48-
разрядные операнды. АЛУ позволяет выполнять в одном командном цикле
инструкции умножения, сложения, вычитания, итерационного
Рис. 6.4. АЛУ данных
672
ПРОЦЕССОРЫ СЕМЕЙСТВА DSPS6000
деления, нормализации, сдвигов, логических операций. Регистры АЛУ данных
могут быть прочитаны или записаны 24-битными или 48-битными операндами по
шинам XDB, YDB. Операнды источника могут иметь длину 24,48 и 56 бит и
всегда находятся в регистрах АЛУ данных. Результат любой операции в АЛУ
данных сохраняется в аккумуляторе.
24-битные данные обеспечивают динамический диапазон в 144 дБ. Такого
диапазона достаточно для большинства приложений, в которых используются
параметры разрядностью не больше 24 бит. 56-битный аккумулятор АЛУ данных
обеспечивает 336 дБ внутреннего динамического диапазона.
За один цикл в АЛУ выполняются следующие операции: умножение, округление,
сложение, вычитание, деление, нормализация, сдвиги и логические операции.
АЛУ данных имеет следующие компоненты:
• четыре 24-битных входных регистра;
• параллельный умножитель - аккумулятор (MAC);
• два 48-битных регистра аккумулятора;
• два 8-битных регистра расширения аккумулятора;
• аккумулятор сдвига;
• два устройства сдвига/ограничения по шине данных.
Входные регистры АЛУ данных (Х1, ХО, Y1, Y0). Это 24-битные регистры
данных общего назначения. Они могут использоваться как независимые 24-
битные регистры или как два 48-битных регистра X и Y, образованные
объединением Х1 :Х0 и Y1 :Y0 соответственно. Х1 - старшее слово X, Y1 -
