Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 388

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 382 383 384 385 386 387 < 388 > 389 390 391 392 393 394 .. 528 >> Следующая

Внутреннее ОЗУХ $0FF $0 Внутреннее ОЗУХ
Память
данных
Внутреннее ОЗУ Y
Рис. 6.8. Пространство памяти DSP56002
677
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Программа загрузки по SCI ожидает приема трех байтов, определяющих
количество слов программы, трех байтов, определяющих адрес, с которого
будут загружаться слова программы, и трех байтов для загрузки каждого
слова программы.
Режимы DSP56002 и управляющие сигналы приведены в табл. 6.3.
Таблица 6.3
Операционные режимы работы DSP56002
Опер, режим МС MB МА Описание
0 0 0 0 Однокристальный режим - ОЗУ программ разрешено
1 0 0 1 Режим загрузки с EPROM, выход в режим 0
2 0 1 0 Нормальный расширенный режим - ОЗУ программ
разрешено
3 0 1 1 Режим разработки - ОЗУ программ запрещено
4 1 0 0 Резерв
5 1 0 1 Загрузка по Host, выход в режим 0
6 1 1 0 Загрузка по SCI (внешняя синхронизация), выход в
режим 0
7 1 1 1 Резерв
Данные принимаются в SCI, начиная с младших битов. После окончания приема
слов программы начинается выполнение загруженной программы. SCI
запрограммирован на работу в асинхронном режиме с длиной данных -8 бит, 1
стоп-бит, проверка на четность отсутствует.
Устройство генерации адресов (AGU) и режимы адресации Структура AGU. AGU
выполняет вычисление эффективных адресов данных в памяти. Это устройство
использует три типа адресной арифметики: линейную модификацию адреса,
модульную модификацию адреса, адресацию с реверсивным переносом и
работает параллельно с остальными устройствами на кристалле, что
сокращает время на генерацию адресов. Структура AGU показана на рис. 6.9.
Все регистры AGU являются 24-разрядными, в которых 16 младших разрядов
являются значащими. Старшие 8 разрядов недоступны для записи и при чтении
заполняются нулями.
Блок регистров адреса (R0-R3 И R4-R7). Каждый из двух подблоков регистров
адреса содержит четыре 16-битных регистра, которые содержат адреса для
обращения к памяти. Каждый регистр может быть прочитан или записан с
использованием глобальной шины данных. При выдаче содержимого регистров
на шину данных 16-битные регистры записываются в два младших значащих
байта шины данных, а старший значащий байт заполняется нулями. ,
При записи в регистры старший значащий байт шины данных отсекается.
Каждый адресный регистр может использоваться как вход АЛУ адресов для
модификации регистров. Регистр из АЛУ нижних адресов и регистр из АЛУ
верхних адресов доступны в одной инструкции.
Рис. 6.9. Структура AGU
АЛУ нижних
•I*
' АЛУ верхних
ХА YA РАВ
!.б I 16 I
16
Тройной мультиплексор
678
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP5S000
Если параллельно осуществляется пересылка данных из памяти X и из памяти
Y, адресные регистры разделяются на два блока: R0 - R3, R4 - R7.
Содержимое регистров адреса может модифицироваться соответственно режиму
адресации. Тип модификации определяется содержимым регистров модификации
(Мп). Регистры смещения (Nn) используются для режима адресации
"модификация со смещением".
Большинство режимов адресации модифицируют регистры адреса в цикле
"чтение -модификация - запись".
Блок регистров смещения (N0-N3 И N4-N7). Каждый из двух подблоков
регистров смещения содержит четыре 16-битных регистра, которые содержат
величину смещения, используемую для модификации адресных указателей или
данных. Каждый регистр может быть прочитан или записан с использованием
глобальной шины данных. При выдаче содержимого регистров на шину данных
16-битные регистры записываются в два младших значащих байта шины данных,
а старший значащий байт заполняется нулями. При записи в регистры старший
значащий байт шины данных отсекается.
Блок регистров модификации (МО-МЗ И М4-М7). Каждый из двух подблоков
регистров модификации содержит четыре 16-битных регистра, которые
определяют тип адресной арифметики для вычисления модификаций регистров
адреса или данных. Каждый регистр может быть прочитан или записан с
использованием глобальной шины данных. При выдаче содержимого регистров
на шину данных 16-битные регистры записываются в два младших значащих
байта шины данных, а старший значащий байт заполняется нулями. При записи
в регистры старший значащий байт шины данных отсекается. Каждый регистр
модификации устанавливается в $FFFF после сброса, что определяет линейную
арифметику при вычислении модификаций адреса.
АЛУ адресов. Два идентичных АЛУ адресов содержат 16-битный полный адрес,
который может быть инкрементирован, декрементирован или к которому может
быть добавлено содержимое регистра смещения. Второе полное слагаемое
(называемое модулем) определяется результатом суммирования первого
полного слагаемого с величиной модуля, хранящейся в регистре модификации.
Третье полное слагаемое определяется инкрементированием,
декрементированием содержимого адресного регистра или его суммированием с
величиной смещения и переносом. Смещение и реверсивный перенос подаются
параллельно на разные входы. Тестовая логика определяет, какой из трех
результатов подается на выход в качестве полного адреса.
Предыдущая << 1 .. 382 383 384 385 386 387 < 388 > 389 390 391 392 393 394 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed