Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
при PDPAR=0 PDDIR = 0(bxoa) PDDIR = 1 (выход)
PD[15-13, 10] MII_RXD[3-0] -, -, -, TXD3 Reseive Data. Четыре
бита принимаемых данных, которые поступают от блока PHY к МАС-блоку при
наличии активного сигнала RX_DV.
PD[12] L1RSYNCB MII_MDC Выходной тактовый сигнал (МИ Management
Data Clock) для обмена служебными данными, который поступает на блок PHY
и уведомляет, что данные будут переданы по линии MDIO.
PD[11] RXD3 MII_TX_ER Transmit Error. Ошибка передачи. Появление
этого сигнала во время передачи (когда установлен активный сигнал TX_EN)
заставляет РНУ-блок прекратить передачу и выдать в сеть "мусор"
(несколько некорректных символов).
PD[5-3, 9] REJECT2 REJECT3 REJECT4 RXD4 MII_TXD[3-0] Transmit Data.
Четыре бита передаваемых данных, которые поступают от блока MAC к блоку
PHY при наличии активного сигнала TXEN.
PD[8] MH_RX_Clk TXD4 Reseive Clock. Внешняя тактовая частота для схем
приемника RX_EN, RXD, RX_ER
PD[7] MH_RX_ER RTS3 Reseive error. Ошибка приема. Появление двух
активных сигналов RX_ER и RX_DV заставляет РНУ-блок регистрировать ошибку
при приеме текущего кадра.
PD[6] MH_RX_DV RTS4 Reseive Data Valid. Разпешение приема данных. Блок
PHY выставляет этот сигнал, когда на МИ выставлены корректные данные.
Примечание. 1.B режиме 100 Мбит/с для увеличения скорости обмена данные
между МАС-
и РНУ-блоками передаются в параллельном коде по 4 бита по линиям
MII_RXD[0-3] и MII_TXD[0-3].
В режиме же 10 Мбит/с используется только одна линия для обмена данными
(МIl_RXD[0] и
MII_TXD[0]). 2. Сигналы управления MDC и MDIO являются общими для всех
подключенных Fast
Ethernet-контроллеров, поэтому предполагается, что каждый РНУ-блок будет
иметь свой адрес.
635
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Ниже перечислены новые контакты, которые используются при работе МИ-
интерфейса:
MII_TX_EN - Transmit Enable. Разрешение передачи. Сигнал выставляется,
когда на МП выставлены корректные данные, т. е. при начале передачи
преамбулы контроллером, и сбрасывается по перепаду TX_CLK для последнего
бита кадра.
МИ ТХ Clk (Старое назначение контакта - IRQ7) - Transmit Clock. Внешняя
тактоаая частота
для схем передат-чика TX_EN, TXD, TX_ER.
MII_CRS - Carrier Receive Sense. Если входной сигнал CRS активен, то в
сети присутствует какой-то обмен данными.
MII_COL - Collision Detect. Если в сети обнаружена коллизия, то
выставляется этот сигнал, который остается активным в течение все- го
времени обработки коллизии. Этот сигнал не определен для полнодуплексного
обмена.
MII MDIO - Management Data I/O. Двунаправленная линия. Используется для
обмена служебной информацией между блоками РНУ и MAC. Обмен обычно
синхронизируется сигналом на линии MDC.
Настройка FEC-контроллера производится с помощью программирования
регистров памяти параметров и буферных дескрипторов. Доступ к регистрам,
которые расположены во внутренней двухпортовой памяти (табл. 5.82), и к
буферным дескрипторам производится в режиме big-endian.
Таблица 5.82
Память параметров Fast Ethernet-контроллера в микроконтроллере МРС860Т
Адрес Название Размер, бит Описание
Е00 ADDR_LOW 32 Младшие 32 бита адреса станции
Е04 ADDR_HIGH 32 Старшие 32 бита адреса станции
Е08 FIASH TABLE HIGH 32 Старшие 32 бита хэш-таблицы
ЕОС HASH_TABLE_LOW 32 Младшие 32 бита хэш-таблицы
ЕЮ R_DES_START 32 Адрес начала таблицы дескрипторов приема RECV
Е14 X_DES_START 32 Адрес начала таблицы дескрипторов передачи ХМ IT
Е18 R_BUFF_SIZE 32 Размер буфера приема
Е40 ECNTRL 32 Регистр контроля FEC-контроллера ,
Е44 IEVENT 32 Регистр прерываний FEC-контроллера г<;
Е48 IMASK 32 Регистр маски прерывания FEC-контроллера
Е4С IVEC 32 Уровень прерывания и вектор статуса 8JC
Е50 R_DES_ACTIVE 32 Флаг обновления таблиц буферов приема
Е54 X_DES_ACTIVE 32 Флаг обновления таблиц буферов передачи
Е80 MII_DATA 32 Регистр данных МИ-интерфейса
Е84 MII_SPEED 32 Регистр скорости МИ-интерфейса
ЕСС RBOUND 32 Адрес конца памяти буфера FIFO приема
EDO R_FSTART 32 Адрес начала буфера FIFO приема
EEC X_FSTART 32 Адрес начала буфера FIFO передачи
F34 FUN_CODE 32 Функциональные коды для SDMA
F44 RCNTRL 32 Регистр контроля приемника
F48 R_HASH 32 Хэш-регистр приемника
F84 X CNTRL 32 Регистр контроля передатчика
Примечание, регистры ECNTRL, IEVENT, IMASK, MIISPEED, PDPAR, PDDIR могут
быть сброшены в "0" или пользователем или при системном сбросе. Регистры
блока DMA, блока передатчика, R_DES_ACTIVE, X_DES_ACTIVE могут быть
сброшены в "0" только при выключенном FEC-контроллере, т.е. когда бит
ETFIER EN = 0.
636
ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ
О_________________________________________________15
16________________________________________29________________30_____
_________________31
Резервировано. Все "0". Все "0". ETHER_EN RESET
Рис. 5.123. Формат регистра ECNTRL в контроллере МРС860Т
Регистр контроля ECNTRL (рис. 5.123) предназначен для
включения/выключения FEC-контроллера пользователем. При установке бита
