Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
групповых и широковещательных адресов. Способ Physical - анализируется
уникальный 48-битный адрес станции. Анализ совпадения адресов станции и в
поле принятого кадра обычно производится с использованием механизма хэш-
таблицы.
Двухбайтовое поле "ДлинаЯип" для локальных сетей, без выхода на другие
сети, обычно используется для указания типа кадра.
Поле данных должно быть кратно 8 битам, а его длина может составлять от
48 до 1500 байт. Время передачи самого короткого кадра данных (64 байта)
называется slot time. При передаче происходит автоматическое дополнение
поля данных служебными символами, если его длина меньше 48 байт.
Для контроля правильности передачи используется 4-байтовое поле
контрольной суммы, которое строится по правилу 32-bit CCITT-CRC
циклического полинома. Подавление контрольной суммы при передаче и
контроль ее при приеме выполняются автоматически.
Отличия между Fast Ethernet и Ethemet-протоколами в основном заключаются
в изменении временных параметров, которые произошли вследствие увеличения
скорости передачи с 10 до 100 Мбит/с (табл. 5.80).
Preamble Start Frame Delimiter Destination Address Source Address
Type/Length DATA Frame Check Sequence
7 байт 1 байт 6 байт 6 байт 2 байта 46-1500 байт
4 байта
Рис. 5.121. Формат кадра Fast Ethernet-протокола
633
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Таблица 5.80
Параметры протоколов Fast Ethernet и Ethernet
Параметр Ethernet Fast Ethernet
Скорость передачи, бит/с 10 100
Скорость передачи, мкс/байт 0,8 0,08
Время передачи преамбулы и поля SFD, мкс 6,4 0,64
Интервал между кадрами (interframe gap), мкс 9,6 0,96
Slot time, мкс 51,2 5,12
Контроллер МРС860Т. Контроллер МРС860Т является дальнейшим расширением
семейства МРС860, в дополнение к возможностям контроллера МРС860МН в него
добавлен 10/100 Ethernet-контроллер. Таким образом, МРС860Т состоит из
трех основных блоков обработки: ядра PowerPC, которое предназначено для
выполнения задач общего класса, встроенного в коммуникационный СРМ-модуль
RISC-процессора, который выполняет реализацию стандартных
коммуникационных протоколов (тех же, что и в МРС860МН), и 10/100 Fast
Ethernet-контроллера, который предназначен для реализации 10/100 Мбит/с
Ethemet-протокола. Поскольку блок Fast Ethernet реализован как отдельный
модуль, имеет свои буферы FIFO и использует для передач данных по
внутренней шине режим bursting DMA, то высокоскоростной обмен через сети
Ethernet реализуется независимо от СРМ-модуля. Все другие функции СРМ-
модуля сохранены в полном объеме. Так, МРС860Т-контроллер поддерживает
протокол QMC с 64 временными каналами в режимах HDLC или Transparent.
В отличие от основных SCC-каналов FEC-контроллер не поддерживает набор
команд управления от коммуникационного процессора и функционирует
полностью автономно.
Контроллер может работать с полудуплексным 100 Мбит/с каналом или
полнодуплексным каналом 10 Мбит/с в версиях с тактовыми частотами больше
25 МГц и полнодуплексным 100 Мбит/с каналом в версиях с тактовыми
частотами больше 40 МГц. Fast Ethernet-контроллер (Fast Ethernet
Controller, FEC) поддерживает три способа подключения к различным внешним
трансиверам, выбор режима работы интерфейса производится битом MII_MODE в
регистре R_CNTRL:
• 100 Мбит/с 802.3 Media-Independent Interface (Mil);
• 10 Мбит/с 802.3 МИ;
• 10 Мбит/с 7-wire interface (7-проводной последовательный интерфейс для
обычного 10 Мбит/с Ethernet).
Пример подключения контроллера МРС860Т показан на рис. 5.122.
Рис. 5.122. Пример подключения контроллера МРС860Т к 10 Мбит/с внешнему
трансиверу
634
МС68160 MPC860T
Г TENA 4 TX EN
Tx -S TCLK > TX_CLK
I TX 4 TXD[0]
CLSN CO
Г RENA RX_DV
КХЛ RCLK RX_CLK
I RX RXD[0|
I RX_ER, CRS, RXD[3-
TX ER, TXD[3-1],
MDC, MDIO
ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ
Если контроллер МРС860Т работает в режиме Fast Ethernet-протокола, то для
реализации интерфейса МИ (Media Independent |Ще11асе)функциональное
назначение некоторых внешних контактов будет изменено. Большинство
сигналов Mll-интерфейса реализуется через контакты 13-разрядного
параллельного порта D. Каждый разряд порта D может быть настроен или на
работу как независимый разряд параллельного порта ввода/вывода
(соответствующий бит в регистре PDPAR = 0), или как функциональный вывод
коммуникационного контроллера (соответствующий бит в регистре PDPAR = 1).
Биты в регистре PDDIR определяют направление передачи через выбранную
линию порта D (PDDIR = 0 - вход, PDDIR = 1 - выход). Для включения режима
Mll-интерфейса требуется записать код 0x1 FFF в регистр PDPAR, код 0x1
С58 в регистр PDDIR.
Подключение Fast Ethernet-контроллера к внешнему устройству PHY
интерфейса производится с использованием следующих 18 сигналов Mll-
интерфейса (табл. 5.81).
Таблица 5.81
Дополнения в структуре внешних контактов контроллера
Старое назначение Новое назначение при PDPAR = 1 Описание
нового сигнала дпя режима FEC-контроллера
