Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
событий и увеличивается счетчик CRC ошибок в ячейке CRCEC памяти
параметров. После приема кадра с ошибкой проверки CRC суммы приемник
переходит в режим поиска нового кадра.
Пользователь может также управлять процессом приема кадра при помощи
команд ENTER HUNT MODE и INIT RX PARAMETERS. Команда CLOSE RxBD при
работе с Ethernet-контроллером не применяется.
Проверка адресов с помощью САМ-памяти. CAM-память (контекстно-адресуемая
или ассоциативная память) предназначена для сравнения адресов станции и
адреса получателя в пакете. Ethernet-контроллер может подключаться к
внешней контекстно-адресуемой САМ-памяти двумя способами: через
последовательный интерфейс и/или через системную шину. Для включения того
или иного режима пользователь должен просто разрешить работу с
определенными внешними контактами и аппаратно подключить внешние схемы
блока памяти. Если при работе пользователь отключит выбранные контакты
контроллера, то текущий кадр может быть потерян.
При работе с внешней CAM-памятью можно также использовать внутреннюю
логику выработки сигналов CS блока системной интеграции.
При работе с последовательным интерфейсом после распознавания начального
ограничителя контроллер выставляет сигнал начала приема RSTRT = 0
(receive start). Этот сигнал выставляется только на один битовый интервал
во время приема второго бита адреса назначения. _______
Логические схемы САМ-памяти используют комбинацию сигналов rstrt , RXD,
RCLK для записи в память полей кадра и для генерации сигнала "записи" к
микросхеме САМ-памяти для начала сравнения адреса. Сигнал RENA от
микросхемы EEST может быть использован для прекращения сравнения адресов,
если при приеме кадра обнаружено состояние коллизии.
После окончания сравнения адреса кадра и, если текущий кадр должен быть
отбро-шен, логика САМ-памяти вырабатывает активный сигнал "отмена приема"
RRJC = О (receive reject). Получив этот сигнал, контроллер прекращает
прием кадра в системную память, и текущий буфер будет подготовлен для
приема нового кадра данных. Поэтому сигнал rrjc должен быть выставлен до
момента завершения приема кадра. Если сравнение адресов прошло успешно,
то сигнал RRJC не выставляется.
Дополнительно логика САМ-памяти может выставлять дополнительную служебную
информацию на линии РВ23-РВ16 параллельного порта В. Этот tag-байт
выставляется на линии РВ23-РВ16 не раньше, чем закончится прием кадра без
коллизий, и будет сброшен сигнал RENA. Если в регистре режима PSMR
Ethernet-контроллера установлен бит SIP = 1, то этот дополнительный байт
данных (tag-байт) контроллер сохранит в последнем буфере памяти принятого
кадра данных. Tag-байт удерживается на линиях порта В, пока
коммуникационный контроллер сигналом на линиях SDACK2 -SDACK1 не
подтвердит, что tag-байт записан в память. Длина tag-байта не включается
в общую длину принятого кадра, которую контроллер записывает в поле длины
последнего буферного дескриптора RxBD.
В режиме параллельного интерфейса во время записи кадра данных в память,
т. е. каждый цикл шины данных коммуникационный контроллер выставляет
сигналы подтверждения SDMA-доступа SDACK2 -SDACK1 . Отметим, что эти
сигналы не используются при работе контроллера канала с другими
коммуникационными протоколами. CAM-логика использует эти сигналы для
разрешения записи данных в CAM-память одновременно с записью их в
системную память контроллера. Преимущество этого способа состоит в том,
что запись в CAM-память данных производится по системной шине в
параллельном виде.
Сигналы SDACK2 -SDACK1 выставляются в течение всех циклов шины при записи
кадра данных в буфер памяти. Одна комбинация сигналов SDACK2 - SDACK1
определя-
631
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
ет, что по шине передаются первые 32 бита кадра (SDACK2 =1 , SDACK1 = 0),
другая комбинация определяет, что передаются данные из середины кадра
(SDACK2 = 0, SDACK1 = 1), и третья комбинация определяет, что в память
записываются последние 32 бита кадра (SDACK2 = 0, SDACK1 = 0), но только
если к данным кадра добавлен tag-байт. Tag-байт должен быть включен в три
байта последней 32-битной пересылки по шинам контроллера.
Если контроллер использует 32-битную шину данных, то 32 бита данных кадра
записываются в память за один цикл шины. Если используется 16- или 8-
битная шина, то для записи 32 бит данных требуется два или четыре цикла
шины. В этом случае сигналы SDACK2 - SDACK1 выставляются в течение всех
циклов шины, которые требуются для передачи всех 32 бит данных.
Алгоритм проверки адреса при работе с таблицей адресов. Специальная
команда SET GROUP ADDRESS используется для установки в "1" одного из 64
бит четырех индивидуальных/групповых регистров фильтров GADDR1-GADDR4 или
IADDR1-IADDR4. Для того чтобы индивидуальный или групповой адрес был
занесен в хэш-таблицу, пользователь перед передачей контроллеру этой
команды должен записать требуемый адрес в ячейку TADDR (TADDR_H, TADDR_M,
