Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
совместно с другими аналоговыми и цифровыми компонентами, разрабатывать
печатные платы и на заключительном этапе повторять моделирование с учетом
паразитных эффектов, соответствующих свойствам реальных образцов выходной
продукции.
Таким образом, если предполагается совместное проектирование цифровых и
аналоговых (в том числе и цифроаналоговых и аналого-цифровых) фрагментов
или комплексный (сквозной) подход к проектированию, то проектировщик
стоит перед выбором САПР ряда фирм "Micro Sim", "View logic" или OrCAD.
На выбор САПР может оказывать влияние необходимость использования
результатов проектирования для различных технологических форм реализации
конечной продукции. Так, если после этапа выпуска опытных образцов на
базе БИС ПЛ предполагается дальнейшая реализация проекта в виде заказной
БИС, то переход от ПЛ к такой форме будет наиболее простым, если при
разработке и той и другой формы проектировщик будет ориентироваться на
САПР одной и той же фирмы. Такие возможности (с гарантией
работоспособности проекта при другой технологии изготовления)
предоставляют такие фирмы как "Synopsys", "Cadence" или "Mentor Graphics"
(выбор конкретной фирмы может определяться как типом полузаказ-ной или
заказной БИС, так и просто симпатиями проектировщика).
Важнейшей характеристикой САПР БИС ПЛ является эффективность компиляции.
Хотя рекомендуется всегда стараться при проектировании занимать под
проект не более 90% ресурсов используемой БИС ПЛ (т. е. оставлять
минимальные резервы для возможных модификации), стоимость БИС следующего
варианта логической мощности (а иногда и отсутствие БИС с требуемым
быстродействием) заставляет разработчика пытаться "уложиться" в ресурсы
БИС минимально допустимой логической мощности. Одним из возможных
вариантов, способствующих достижению этой цели, может оказаться
использование САПР фирм "Exemplar Logic", "Symplicity" обеспечивающих для
проектов, написанных на языках VHDL или Verilog HDL, как правило, самые
высокие показатели по эффективности компиляции (минимальность
затрачиваемых логических ресурсов и быстродействие проекта).
Существенное влияние выбор САПР оказывает и на эффективность верификации
проектов. Этап отладки готового проекта традиционно (как было показано
для типовых МП-систем) поддерживался средствами САПР, не является
исключением и отладка проекта, загруженного в БИС ПЛ. Современная
тенденция заключается во введении в перечень функций, выполняемых САПР,
функций, способствующих упрощению процедуры отладки готового проекта.
Например, в САПР QUARTUS фирмы "Altera" предусматривается наличие всех
трех составляющих такой процедуры: отладочных средств, помещаемых в
отлаживаемую БИС/СБИС, информационно-транспортировочных средств,
связывающих отлаживаемую БИС и ПК с САПР, программных средств в составе
САПР, управляющих и отображающих результаты отладки. Средства так
называемого Signal Тар Logic Analysis позволяют регистрировать состояния
не только на контактах ПЛ, но и во внутренних точках ПЛ в реальном
масштабе времени, занося эту информацию в память ПЛ, передавать
сохраненную информацию в компьютер с помощью интерфейса JTAG и отображать
эту ин-
865
ПРОЕКТИРОВАНИЕ МПС
формацию в редакторе временных диаграмм (Waveform Editor) для просмотра,
анализа и отладки схемы в БИС.
Еще более сложные средства отладки требуются для БИС, совмещающих в одном
кристалле устройства различной природы, например, реализованных по схеме
MP+FPGA, как в приборах семейства Е5 типа SOC (системы на кристалле)
фирмы "Triscend". Здесь необходимо отметить возможность обеспечения
одинаково эффективной отладки не только МП-ядра (на базе MCS 52) и
аппаратного ядра системной логики (типа FPFA), но и их связи между собой
за счет введения в архитектуру специального устройства отладки (Hardware
Breakpoint Unit). Организация такой смешанной отладки опирается на
возможности, предоставляемые как архитектурой кристалла, так и собственно
САПР Тriscend FastChip.
Не менее сложные средства отладки потребуются для отладки смешанных БИС,
например, в анонсируемых фирмой "Atmel" приборах, реализующих в одном
кристалле интерфейс PCI и логику FPGA.
Внешне значительно проще выглядит отладка систем типа SOPC, относящихся к
классу generic, (например, схем фирмы "Altera"), в которых объединяются
МР-ядра того или иного типа (начиная от 8-разрядных MCS 8052 и кончая 32-
разрядными RISC-архитектурами) и другие части проекта, реализованные в
рамках единой технологии программируемой логики. Однако, поскольку
реально верификация совместной работы МР-программы и элементов
периферийных устройств осуществляется в рамках типового редактора
временных диаграмм САПР MAX+PLUSII, формирование даже относительно
короткой последовательности команд МР может быть серьезно затруднено
сложностью подготовки исходной информации.
Следующим фактором является наличие или возможность использования
стандартных решений. Этот момент также может оказаться решающим при
