Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
разрядностью 16 бит обеспечивает доступ к памяти за один машинный цикл
(рис. 6.22).
Интерфейс порта А
Во время выполнения инструкции могут быть доступны следующие блоки памяти
DSP: Х-память данных, Y-память данных, память программ или несколько
блоков сразу.
Каждый из этих блоков памяти может быть внутренним или внешним. Шины
данных и адреса порта А обеспечивают доступ к внешней памяти.
На рис. 6.22 показаны сигналы порта А. Все сигналы разделены на три
функциональные группы: адресные, данных и управления.
Сигналы шины управления также подразделяются на три группы: управление
чтением и записью, выбор адресного пространства, управление доступом к
шине. Сигналы управления чтением и записью могут быть декодированы как
сигналы чтения и сигналы записи или сигнал записи может использоваться в
качестве сигнала чтения/записи, сигнал чтения - в качестве выхода
разрешения доступа к памяти. Сигналы выбора памяти программ, памяти
данных и типа памяти данных могут рассматриваться как дополнительные
адресные линии, позволяющие расширять пространство адресуемой памяти от
64К до 192К слов.
На рис. 6.23 показано использование сигнала выбора памяти данных для
доступа к двум блокам памяти данных и использование сигнала X/-.Y для
переключения между ними.
Одиночный блок памяти может использовать сигналы -.PS, -.DS, X/-.Y в
качестве дополнительных адресных линий для сегментации памяти на три
пространства. В табл. 6.17 приведены варианты использования этих
сигналов.
Простой вариант подключения периферийных устройств семейства МС6800
заключается в использовании линии X/-.Y для указания R/-.W.
694
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
Рис. 6.22. Структура порта А
Выбор кристалла периферии должен осуществляться с помощью линий адреса и
строба данных так, чтобы регистры периферийных устройств находились в
пространствах X и Y по одним и тем же адресам. На рис. 6.24 приведена
структурная схема системы ЦОС с внешней памятью на основе DSP56000 и
показаны сигналы управления блоками памяти данных и программ.
Для операции чтения применяется чтение памяти X: t
MOVE X:PERIPHERAL,XO ; Х/Y имеет высокий уровень. , j
Для операции записи применяется запись в память Y:
MOVE XO,Y:PERIPHERAL ; Х/Y имеет низкий уровень.
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Таблица 6.17
Управление памятью DSP
^PS -.DS X/-,Y Ссылка на внешнюю память
1 1 1 Не активна
1 0 1 Х-память данных на шине данных
1 0 0 Y-память данных на шине данных
0 1 1 Память программ на шине данных (не исключение)
0 1 0 Исключение: выборка вектора и вектора + 1 (только режим
разработки)
0 0 X Резерв
1 1 0 Резерв
Отдельные сигналы стробирования чтения и записи, используемые в DSP,
являются взаимоисключающими и позволяют осуществлять доступ к двум
буферам данных одновременно без конфликта.
Использование внешней логики позволяет подключать более быстрые ОЗУ или
внешние буферы данных без конфликтов на шине данных.
На рис. 6.25 приведен пример расширенной системы с устройствами разного
быстродействия.
Регистр управления шиной (BCR). Регистр определяет синхронизацию
расширения шины с использованием сигналов -iRD и -,WR и выходных линий
данных. Этот регистр имеет адрес $FFFE в памяти X. Каждое из пространств
памяти имеет свой соб-
Vcc +5V Vss OV
Рис. 6.23. Внешнее пространство данных
ПРОЦЕССОРЫ СЕМЕЙСТВА OSP56000
ственный 4-битовый BCR, который программирует до 15 состояний ожидания
(каждое состояние занимает половину цикла инструкции при доступе к памяти
- 50 не на частоте 20 МГц). После сброса процессора все разряды регистра
равны единице (15 состояний ожидания). Содержимое BCR должно
соответствовать используемой памяти, иначе процессор вставит 15 состояний
ожидания между выборками из памяти и DSP будет работать медленнее.
На рис. 6.26 показаны все четыре поля регистра BCR для работы с внешней
памятью. Все периферийные устройства на кристалле входят в карту памяти,
регистры управления ими расположены в диапазоне адресов X:$FFC0 -
X:$FFFF.
Таймер DSP56002
Таймер использует внутреннюю или внешнюю синхронизацию и может прерывать
работу процессора через заданное пользователем число тактов или выдавать
сигнал внешним устройствам после подсчета внутренних событий.
С внешней средой таймер соединен двунаправленной линией ТЮ. Если ТЮ
используется как вход, модуль таймера функционирует как счетчик внешних
событий по этой линии, иначе модуль функционирует как таймер и на линию
ТЮ выдается пульсация таймера. Линия ТЮ может использоваться также как
линия ввода/вывода общего назначения.
Таймерный модуль, структура которого приведена на рис. 6.27, включает в
себя 24-битный регистр статуса/управления таймером, 24-битный регистр
таймера/счетчика, логику выбора синхронизации и генерации прерывания.
Vcc +5V Vss 0V Внешняя память
Рис. 6.24. Использование внешней памяти
697
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Рис. 6.25. Система ЦОС с внешними устройствами
43
Внешняя память X Внешняя память У Внешняя память F Внешняя память В/В
