Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 395

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 389 390 391 392 393 394 < 395 > 396 397 398 399 400 401 .. 528 >> Следующая

0 1 24 Нижний (первый бит арифметически сдвигается вправо)
1 0 22 Верхний (первый бит арифметически сдвигается влево)
1 1 - Резерв
Флаг цикла (LF-бит 15).
Бит устанавливается при выполнении программного цикла и разрешает
определение окончания цикла. По завершении цикла бит устанавливается в
"0".
Регистр операционного режима (OMR). OMR - 24-битный регистр (рис. 6.20),
в котором определены 5 битов для DSP56000/DSP56001 и 7 битов для
DSP56002. Устанавливает текущий операционный режим процессора (табл.
6.11, 6.12, 6.13).
Таблица 6.9
Определение целой части результата
S1 so Режим масштабирования Целая часть
0 0 Нет Биты 55, 54, .. 48, 47
0 1 Нижний Биты 55, 54, .. 49, 48
1 0 Верхний Биты 55, 54, .. 47, 46
690
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
_23____________________________________________________________8 7
6 5 4 3 2 1 0
SD * мс YD DE MB МА
Рис. 6.20. Формат регистра операционного режима DSP56002
На биты регистра воздействует только сброс процессора и непосредственные
операции с содержимым регистра. После сброса биты МА и MB могут быть
загружены извне через контакты А и В.
Таблица 6.11
Операционные режимы и карта памяти DSP56000
Операционный режим MB МА Карта памяти программ DSP56000
Внутреннее ПЗУ Внешнее ПЗУ Сброс
0 0 0 $0000 - $0EFF $0200 - FFF Внутреннее - $0000
1 0 1 Режим не используется в DSP56000
2 1 0 $0000 - $0EFF $0FFF - $FFFF Внешнее - $Е000
3 1 1 - $0000 - $FFFF Внешнее - $0000
Таблица 6.12
Операционные режимы и карта памяти DSP56001
Операционный мв МА Карта памяти программ DSP56000
режим Внутреннее ОЗУ Внешнее ОЗУ Сброс
0 0 0 $0000 - $01FF $0200 - $FFFF Внутреннее - $0000
1 0 1 Специальный загрузочный режим
2 1 0 $0000 - $01FF $0200 - $FFFF Внешнее - $Е000
3 1 1 - $0000 - $FFFF Внешнее - $0000
Таблица 6.13
Управление памятью битом DE
DE Карта памяти
У-память х-память
0 Внутреннее ОЗУ: $0000 - $00FF Внешнее: $0100 - $FFFF Внутреннее
ОЗУ: $0000 - $00FF Внешнее: $0100 - $FFBF Периферия: $FFC0 - $FFFF
1 Внутреннее ОЗУ: $0000 - $00FF Внутреннее ПЗУ: $0100 - $01FF
Внешнее: $0200 - $FFFF Внутреннее ОЗУ: $0000 - $00FF Внутреннее ПЗУ:
$0100 - $01FF Внешнее: $0200 - $FFBF Периферия: $FFC0 - $FFFF
Операционный режим кристалла (МА,МВ - биты 0 и 1). Показывают режим
расширения шин в процессоре (табл. 6.14). После сброса эти значения
загружаются извне через внешние контакты выбора операционного режима -
.MODA и -.MODB, либо могут быть изменены программным путем. Операционные
режимы кристалла DSP56002 представлены в табл. 6.15.
691
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Таблица 6.14
Операционные режимы кристалла DSP56000/DSP56001
мв МА Операционный режим
0 0 Однокристальный режим
0 1 Специальный загрузочный режим
1 0 Нормальный расширенный режим
1 1 Режим разработки
Таблица 6.15
Операционные режимы кристалла DSP56002
Опер, режим МС мв МА Операционный режим
0 0 0 0 Однокристальный режим, ОЗУ программ разрешено
1 0 0 1 Режим загрузки из EEPROM, выход в режим 0
2 0 1 0 Нормальный расширенный режим, ОЗУ программ
разрешено.
3 0 1 1 Режим разработки, ОЗУ программ запрещено
4 1 0 0 Резерв
5 1 0 1 Загрузка по Host, выход в режим 0
6 1 1 0 Загрузка no SCI (внешняя синхронизация), выход в
режим 0
7 1 1 1 Резерв
Разрешение ПЗУ данных (DE - бит 2).
Установка бита разрешает использование двух ПЗУ данных размером 256 х 24,
находящихся по адресам $0100 -$01FF в пространствах памяти X и Y.
Запрещение внутренней памяти Y (YD - бит 3).
Установка бита запрещает доступ к внутренней памяти данных Y. Если бит
равен нулю, внутренняя память данных Y доступна в соответствии с
состоянием управляющего бита DE. Аппаратный сброс очищает бит YD.
Операционный режим кристалла (МС - бит 4).
Бит МС наряду с битами МА и MB определяет карту памяти и операционный
режим кристалла. После сброса процессор загружает этот бит через внешний
контакт MODC. После выхода процессора из состояния сброса бит МС может
быть изменен программным путем.
Задержка останова (SD - бит 6).
При выходе из состояния останова (по инструкции STOP) если этот бит равен
нулю, генерируется задержка в 64К циклов синхронизации (131072 Т
состояний). Если бит установлен в "1", задержка составляет 16 Т
состояний. Длительная задержка используется для стабилизации
синхронизации.
Доступ к внешней памяти (ЕА- бит 7).
Бит определяет функции двух линий порта А, указанные в табл. 6.16.
Таблица 6.16
Функции линий порта А
ЕА Линия -.BR (Вход) Линия -,BG (Выход)
0 Запрос шины (-BR) Предоставление шины (-BG)
1 Ожццание (-.WT) Стробирование шины (-.BS)
692
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
5 4 3 2 1 0
UF SH РЗ Р2 Р1 РО
Регистр адреса цикла и регистр счетчика цикла (LA и LC). Содержимое
регистра адреса цикла LA указывает на местонахождение слова последней
инструкции программного цикла. LC -специальный 16-бит-
ный счетчик, определяющий число повторений цикла. Рис- 6.21. Формат
регистра SP
При выполнении инструкции DO содержимое регистра LA помещается в SSH, а
Предыдущая << 1 .. 389 390 391 392 393 394 < 395 > 396 397 398 399 400 401 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed