Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
первоначально содержит адрес SCC2_base+0x20. Шестнадцать логических
каналов, которые обрабатываются SCC2, расположены в первых 16 ячейках
таблицы. В ячейке канала 30 установлен бит W = 1, показывающий, что
обработка логических каналов контроллером SCC2 закончена. Указатель
Rx_S_PTR_3 первоначально содержит адрес SCC2_base+0x40. Шестнадцать
логических каналов, которые обрабатываются SCC3, расположены в ячейках
таблицы, начиная с 17-го по 32-й. В ячейке канала 31 установлен бит W =
1, показывающий, что обработка логических каналов контроллером SCC3
закончена. Каждая ячейка в таблице имеет указатель на область параметров
обрабатываемого логического канала. Но здесь необходимо проверять, чтобы
случайно контроллеры SCC2 и SCC3 не обрабатывали один и тот же логический
канал. Таблица TSATTx тоже находится в области памяти параметров
контроллера SCC2, TSA-таблица в области SCC3 не используется, и эта
память может быть отведена для других целей.
При втором варианте (допустим, обрабатывается 64-канальный TDM-кадр) для
хранения TSA-таблиц приемника и передатчика требуется 256 байт памяти
(64ячейки х 2 байта х 2 таблицы), но в памяти параметров одного SCC-
канала свободно только 128 байт. Поэтому можно применить следующий способ
размещения. Таблица приемников контроллеров SCC2 и SCC3 располагается в
области памяти параметров канала SCC2, а таблица передатчиков - в области
памяти параметров канала SCC3. Разделение таблицы на две части между SCC-
каналами будет такое же, как и в первом варианте. Такое распределение
памяти контроллеров более эффективно.
На основе приведенных примеров можно запрограммировать режим работы,
когда все временные слоты будут обрабатываться разными SCC-контроллерами
и TSA-память будет распределена между страницами памяти параметров
отдельных контроллеров, а это позволяет эффективно расходовать память и
вычислительные мощности каждого SCC-канала. Но при этом пользователь
должен быть уверен, что не возникнут коллизии, когда из-за ошибок при
программировании несколько SCC-контроллеров будут обрабатывать один
временной слот.
Канал-ориентированная память параметров. Канал-ориентированная память
параметров (Channel-Specific parameter RAM) занимает нижнюю (младшую)
часть двухпортовой памяти. Каждый логический канал может быть связан с
временным каналом TDM-кадра с помощью указателей канала в ячейках TSA-
памяти. Пользователь может сам определять количество необходимых
логических каналов. Для каждого логического канала в памяти выделяется
область размером 64 байта, формат которой зависит от коммуникационного
протокола, по правилам которого передается информация по логическому
каналу. Свободные области логических каналов могут быть отведены для
хранения буферных дескрипторов других SCC-контроллеров. При работе с QMC-
протоколом логические каналы могут работать или в режиме HDLC-протокола
или в режиме transparent "прозрачной передачи".
571
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Работа с HDLC-протоколом. Распределение памяти при работе с этим
протоколом приведено в табл. 5.60.
Переменные TBASE и RBASE задают смещение стартового адреса таблицы
буферных дескрипторов конкретного логического канала относительно
базового адреса 64-Кбай-тной таблицы буферных дескрипторов всех
логических каналов, который задан в ячейке MCBASE памяти общих
параметров.
Переменные TBPTR и RBPTR задают смещение адреса текущего буферного
дескриптора обрабатываемого логического канала относительно базового
адреса 64-Кбайт-ной таблицы буферных дескрипторов всех логических
каналов, который задан в ячейке MCBASE памяти общих параметров. Например,
реальный адрес текущего буферного дескриптора передатчика вычисляется как
MCBASE+TBPTR.
Таблица 5.60
Канал-ориентированная память параметров при работе с HDLC-протоколом
Адрес Название Размер, бит Описание
DPBASE+00 TBASE 16 Базовый адрес таблицы Тх BD
DPBASE+02 CHAMR 16 Регистр режима при работе с HDLC-протоколом
DPBASE+04 TSTATE 32 Внутреннее Тх-состояние
DPBASE+08 32 Указатель на ячейку памяти в Тх-буфере канала
DPBASE+0C TBPTR 16 Указатель на ячейку памяти дескриптора Тх BD
DPBASE+0E 16 Счетчик переданных из буфера Тх байт данных
DPBASE+10 TUPACK 32 Временная переменная Тх
DPBASE+14 ZISTATE 32 Состояние автомата zero-insertion
DPBASE+18 TCRC 32 Текущее значение CRC-суммы при передаче кадра
DPBASE+1C INTMSK 16 Маска флагов прерываний каналов
DPBASE+1E BDflag 16 Временная переменная
DPBASE+20 RBASE 16 Базовый адрес таблицы Rx BD
DPBASE+22 MFLR 16 Максимальная длина кадра данных
DPBASE+24 RSTATE 32 Внутреннее Rx-состояние
DPBASE+28 32 Указатель на ячейку памяти в Rx-буфере канала
DPBASE+2C RBPTR 16 Указатель на ячейку памяти дескриптора Rx BD
DPBASE+2E 16 Счетчик принятых в буфер Rx байт данных
DPBASE+30 RPACK 32 Временная переменная Тх
DPBASE+34 ZDSTATE 32 Состояние автомата zero-deletion
DPBASE+38 RCRC 32 Текущее значение CRC-суммы при приеме кадра
