Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 323

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 317 318 319 320 321 322 < 323 > 324 325 326 327 328 329 .. 528 >> Следующая

Transparent.
Переменные TBASE и RBASE, TBPTR и RBPTR, ZISTATE и ZDSTATE, TSTATE и
RSTATE имеют назначение, аналогичное одноименным переменным для QMC HDLC-
протокола.
Бит MODE в регистре CHAMR (рис. 5.96) определяет протокол, с которым
работает выбранный логический канал. Если MODE = 0, то канал работает с
протоколом Transparent, если MODE = 1 - с HDLC-протоколом.
Бит RD определяет порядок передачи битов в байте. Если бит RD = 0, то в
канал передается/принимается первым LSB-бит. Если бит RD = 1, то первым
передается или принимается MSB-бит.
Бит ENT = 1 разрешает работу передатчика, и во временной канал будут
передаваться данные согласно выбранному протоколу. Если бит ENT=0, то
передатчик выключен, и если канал подключен к временному слоту, то в этот
временной канал будут передаваться "1". Следует отметить, что отсутствует
бит разрешения работы приемника с QMC-протоколом, но для разрешения
работы приемника необходимо инициализировать переменные ZDSTATE и RSTATE
в памяти параметров.
Если бит POL = 0, то коммуникационный процессор не контролирует значение
бита готовности R (Ready) в слове состояния дескриптора буфера при
передаче. Если бит POL = 1, то при передаче контролируется значение бита
готовности буфера.
Все события, которые могут возникать при работе каналов, регистрируются в
циклической очереди прерываний, в регистре событий (рис. 5.97). Для всех
логических каналов существует один регистр маски. В регистре INTMSK (рис.
5.98) пользователь может при желании замаскировать прерывание от
некоторых событий, если сбросит в "О" бит, соответствующий выбранному
событию.
0 1 2 3 4 5 6 7 8 9 10 11 12
13 14 15
MODE RD 1 ENT - SYNC - POL 0 0 - - 0
0 0 0
574
Рис. 5.96. Формат регистра режима CHAMR для QMC-Transparent-контроллера
ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ
0 1 2 3 4 5 6 7 8 9 10 11 12
13 14 15
V W - - - Номер канала - UN - BSY тхв
RXB
Рис. 5.97. Регистр событий канала в очереди прерываний для QMC-
Transparent-
контроллера
Бит SYNC в регистре режима CHAMR предназначен для выбора режима контроля
за синхронизацией при работе с протоколом QMC Transparent. Если бит SYNC
равен 0, то первый байт данных передается или принимается из первого
доступного для данного логического канала временного слота. Если бит SYNC
= 1, то используется алгоритм синхронизации одиночного временного слота,
заданный в ячейке TRNSYNC памяти параметров. Если сообщение передается в
нескольких временных слотах, то необходимо знать, когда передается первый
байт сообщения. Регистр TRNSYNC состоит из двух частей. Старший байт
контролирует первый временной слот при приеме, а младший байт -
синхронизацию при передаче.
Таблица 5.61
Канал-ориентированная память параметров при работе с протоколом
Transparent
Адрес Название Размер, бит Описание
DPBASE+00 TBASE 16 Базовый адрес таблицы Тх BD
DPBASE+02 CHAMR 16 Регистр режима для протокола Transparent
DPBASE+04 TSTATE 32 Внутреннее Тх-состояние
DPBASE+08 32 Указатель на ячейку памяти в Тх-буфере канала
DPBASE+0C TBPTR 16 Указатель на ячейку памяти дескриптора Тх BD
DPBASE+0E 16 Счетчик переданных из буфера Тх байт данных
DPBASE+10 TUPACK 32 Временная переменная Тх
DPBASE+14 Zl STATE 32 Состояние автомата zero-insertion
DPBASE+18 32 Резервировано
DPBASE+1C INTMSK 16 Маска флагов прерываний каналов
DPBASE+1E Bdflag 16 Временная переменная
DPBASE+20 RBASE 16 Базовый адрес таблицы Rx BD
DPBASE+22 TMRBLR 16 Максимальная длина буфера приема
DPBASE+24 RSTATE 32 Внутреннее Rx-состояние
DPBASE+28 32 Указатель на ячейку памяти в Rx-буфере канала
DPBASE+2C RBPTR 16 Указатель на ячейку памяти дескриптора Rx BD
DPBASE+2E 16 Счетчик принятых в буфер Rx байт данных
DPBASE+30 RPACK 32 Временная переменная Тх
DPBASE+34 ZDSTATE 32 Состояние автомата zero-deletion
DPBASE+38 32 Зарезервировано
DPBASE+3C TRNSYNC 16 Регистр контроля синхронизации
DPBASE+3E 16 Зарезервировано
П р и м е ч а н и e. Переменные в ячейках TBASE, RBASE, CHAMR, TSTATE,
RSTATE, TBPTR,
RBPTR, ZlSTATE := 0x00000100, ZDSTATE = 0x18000080 при
работе с Transparent-протоколом,
INTMSK, TMRBLR и TRNSYNC инициализируются пользователем до начала работы
с SCC-koht-
роллером. Содержимое остальных ячеек изменять не рекомендуется, так как
они используются
контроллером.
575
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
О 1 2 3 4 5 6 7 8 9 10 11 12 13
14 15
0 0 0 0 0 0 0 0 0 0 0 UN 0
BSY TXB RXB
Рис. 5.98. Регистр маски INTMSK для QMC-Transparent-контроллера
Команды QMC-контроллера. Для управления работой QMC-контроллера
пользователь может применять стандартные команды управления работой RISC-
контроллера. Команды записываются в регистр команд CR (рис. 5.99).
Основной набор команд представляет собой стандартные команды управления
работой коммуникационного модуля (табл. 5.62). Обратите внимание, что
отсутствуют команды запуска (start) приема и передачи, эти функции
выполняются через регистр общих режимов GSMR.
Предыдущая << 1 .. 317 318 319 320 321 322 < 323 > 324 325 326 327 328 329 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed