Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
Кбайт.
Таблица 5.8
Распределение адресного пространства двухпортовой памяти в МРС860
Адрес Размер, байт Раздел Назначение
IMMR+0x2000 512 Системное ОЗУ Блок 1. Хранит данные, BD, микрокод
IMMR+0x2200 512 Системное ОЗУ Блок 2. Хранит данные, BD, микрокод
IMMR+0x2400 1024 Системное ОЗУ Блок 3. Хранит данные, BD, микрокод
IMMR+0x2800 3,5 Кбайт Системное ОЗУ Блок 4. Хранит данные и BD
IMMR+0x2E00 512 Системное ОЗУ Блок 5. Хранит данные, BD и рабочие
значения микрокода
IMMR+ОхЗООО Системное ОЗУ Резервировано
IMMR+ОхЗСОО 256 Память параметров Страница 1. Хранит параметры
канала SCC1 (смещение 0x00), канала I2C (смещение + 0x80), MISC-параметры
(смещение + + ОхВО) и канала IDMA1 (смещение + ОхСО)
472
ОРГАНИЗАЦИЯ КОММУНИКАЦИОННЫХ ПРОЦЕССОРНЫХ МОДУЛЕЙ В КМК
Продолжение табл. 5.8
Адрес Размер, байт Раздел Назначение
IMMR+0X3D00 256 Память параметров Страница 2. Хранит параметры
канала SCC2 (смещение 0x00), канала SPI (смещение + 0x80), параметры
таймеров (смещение + 0хВ0), канала IDMA2 (смещение + + ОхСО)
IMMR+ОхЗЕОО 256 Память параметров Страница 3. Хранит параметры
канала SCC3 (смещение 0x00), канала SMC1 (смещение +0x80) и канала DSP1
(смещение + + ОхСО)
IMMR+0X3F00 до IMMR+0X4000 256 Память параметров Страница 4.
Хранит параметры канала SCC4 (смещение 0x00), канала SMC2 (смещение
+0x80), канала DSP2 (смещение + + ОхСО)
В МРС860 существуют три режима загрузки микрокода:
1) микрокод загружается в первые 512 байт адресного пространства памяти и
в последние 256 байт блока 5 системного ОЗУ; таким образом, размер
микрокода составляет 768 байт;
2) микрокод загружается в первые два блока по 512 байт и в последние 256
байт блока 5 системного ОЗУ; размер микрокода составляет 1280 байт;
3) микрокод загружается в первые четыре блока по 512 байт и в 512 байт
блока 5 системного ОЗУ; размер микрокода равен 2560 байт.
Распределение внутренней памяти в контроллерах МС68302, МС68360, МРС860
описано в табл. 5.9.
RISC-контроллер записывает 16/8-битный контрольный номер, хранящийся в
его ПЗУ микрокода, в специальную ячейку REV_NUM в области parameter RAM
двухпортовой памяти (MISC-параметры). В контроллере МРС860 данная ячейка
имеет адрес IMMR+ОхЗСВО и расположена на первой странице памяти
параметров.
Таблица 5.9
Сводная таблица распределения внутренней памяти в контроллерах
Тип памяти Размер для контроллеров, байт
МС68302 МС68360 МРС860
Внутренняя память 4 К 8 К 16 К
Двухпортовая память 1152 2,5 К 5 К
Внутренняя память регистров 2 К 4 К 8 К
System RAM 576 1792 4 К
User microcode RAM + 768/1280 768/1280/2560
Router RAM - 256 (2x32x2) 512 (2x64X2)
Parameter RAM 576 768 1 К
Количество буферных дескрипторов (BD) 48 (по 8x2 для SCC-каналов и по
1x2 для SCP и SMC) 224 512
473
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Продолжение табл. 5.9
Тип памяти Размер для контроллеров, байт
МС68302 МС68360 МРС860
Протокол-независимая информация о SCC-канале 128 (включая BD) 48 48
Протокол-ориентированная информация о SCC-канале 64 42 52
Синхронизация. BRG-генератор. В СРМ для каждого канала, работающего в
режиме NMSI, источниками тактовых сигналов может быть или один из четырех
BRG-генера-торов, или один из восьми входов внешнего генератора. В СРМ
нет жесткого закрепления генераторов BRG за конкретным каналом, и один
генератор может обслуживать сразу несколько SCC- или SMC-каналов. Такой
способ реализации системы синхронизации повышает эффективность
использования внешних выводов микросхемы. Во-первых, для любого SCC и SMC
можно выбирать любой источник синхронизации с любого контакта микросхемы.
Например, можно для всех каналов назначить внешние источники тактовых
сигналов, поступающие только через контакты порта В, при этом входы
источников тактовых сигналов на контактах порта А можно использовать для
других целей. Во-вторых, можно назначить для нескольких каналов один
источник тактирования, или сделать так, чтобы у одного канала для приема
и для передачи использовалась бы одна частота тактирования, а это тоже
освобождает внешние контакты незанятых генераторов и источников внешнего
тактирования для других целей.
В СРМ каждый канал ввода/вывода имеет свой специальный регистр
синхронизации SICR (рис. 5.19), который определяет, работает ли этот
канал в режиме мультиплексирования, и с какой частотой он
синхронизируется.
Биты SC1, SC2, SC3, SC4 при значении, равном 1, определяют, что выбранный
канал подключен к временному мультиплексору TSA, и его внешние выводы
NMSI-сигналов можно использовать для других целей. Если эти биты равны 0,
то соответствующий канал работает в немультиплексируемом режиме NMSI.
Биты R4CS, R3CS, R2CS, R1CS, T4CS, T3CS, T2CS, T1CS определяют источник
синхронизации приемной и передающей частей соответствующего канала (табл.
5.10). Эти биты игнорируются, если канал работает в мультиплексном режиме
и подключен к TSA. Код, записанный в биты R4CS, R3CS, R2CS, R1CS,
определяет источник тактирования выбранного канала при приеме данных, а
