Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
битов, как и регистр статуса SDSR, и служит для маскирования запросов на
прерывание при возникновении различных событий в канале прямого доступа к
памяти. Если некоторый бит в регистре маски равен 1, то выбранное
прерывание разрешено.
Таблица 5.7
Назначение битов RAID
Значение битов RAID Уровень приоритета доступа SDMA-канала к
внутренней шине
00 6
01 5
10 2
11 1
470
ОРГАНИЗАЦИЯ КОММУНИКАЦИОННЫХ ПРОЦЕССОРНЫХ МОДУЛЕЙ В КМК
О________ 1 2 3 4 5________6__________7
SBER RINT Резервировано DSP2 DSP1
Рис. 5.18. Формат регистра статуса SDSR в контроллере МРС860
Двухпортовая память (DUAL-PORT RAM). Обмен информацией между центральным
процессором (CPU) и коммуникационным процессором (СРМ) может
осуществляться через двухпортовую память. Двухпортовая память включена
между внутренней шиной центрального процессора и периферийной шиной RISC-
процессора. Доступ к двухпортовой памяти может производить или RISC-
контроллер через один порт или один из владельцев внутренней шины через
другой порт. В контроллере МРС860 владельцем внутренней шины может быть
одно из двух устройств: или центральный процессор, или каналы SDMA. При
доступе любого из владельцев внутренней шины источников к двухпортовой
памяти обращение выполняется, как к стандартной памяти с использованием
линии адреса и данных внутренней шины контроллера. При этом цикл доступа
к памяти составляет два периода тактовой частоты (два такта шины), а
доступ от RISC-контроллера требует одного такта шины. При одновременном
доступе к двухпортовой памяти центрального процессора и RISC-контроллера
доступ RISC-контроллера задерживается на один такт.
Приоритеты обработки запросов по доступу к двухпортовой памяти от блоков
коммуникационного процессора распределены следующим образом:
1) выполнение команды RESET или при системном сбросе (наивысший
приоритет);
2) обращение от RISC-ядра;
3) обработка ошибки при передаче в режиме SDMA;
4) обращение от DRAM-контроллера;
5) выполнение команды от CPU, включая команды управления DSP-
составляющей;
6) эмуляция IDMA-канала (если приоритет IDMA-запроса выше, чем у запроса
от SCC-канала); настраивается при программировании регистра конфигурации
RISC-контролле-ра в МРС860;
7) прием данных от SCC1 -канала;
8) передача данных по SCC1-каналу;
9) прием данных от ЭСС2-канала;
10) передача данных по ЭСС2-каналу;
11) эмуляция IDMA-канала (если приоритет IDMA-запроса ниже, чем у запроса
от SCC-канала); настраивается при программировании регистра конфигурации
RISC-контролле-ра в МРС860;
12) прием данных от ЭССЗ-канала;
13) передача данных по ЭССЗ-каналу;
14) прием данных от ЭСС4-канала;
15) передача данных по 5СС4-каналу;
16) прием данных от SMCI-канала;
17) передача данных по SMC1-каналу;
18) прием данных от ЭМС2-канала;
19) передача данных по ЭМС2-каналу;
20) прием данных от канала SPI;
21) передача данных по каналу SPI;
22) прием данных от 12С-канала;
23) передача данных по 12С-каналу;
24) прием данных от PIP-порта;
471
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
25) передача данных через Р1Р-порт;
26) обработка запросов к таблице RISC-таймеров;
27) эмуляция IDMA-канала (если IDMA-запрос имеет самый низший приоритет);
настраивается при программировании регистра конфигурации RISC-
контроллера.
Двухпортовая память состоит из двух основных частей; памяти параметров
каналов (parameter RAM) и памяти системных переменных (system RAM).
Двухпортовая память решает следующие основные задачи.
• Хранение параметров каналов передачи данных в разделе параметров
(parameter RAM).
• Хранение буферных дескрипторов (BD), которые определяют, куда будут
передаваться принимаемые данные и откуда будут читаться данные для
передачи. Обычно дескрипторы хранятся в разделе памяти параметров
(parameter RAM), но для их хранения в МРС860 могут быть отведены
незанятые области системного ОЗУ (system RAM). Число буферных
дескрипторов в контроллере МРС860 ограничено лишь максимальным числом BD
(512 BD).
• Хранение данных, полученных из последовательных каналов. Обычно эти
данные по каналам SDMA пересылаются во внешнюю память.
• Хранение загружаемого RAM микрокода нового коммуникационного протокола.
Микро-
код обычно загружается в разделы системного ОЗУ.
• Системное ОЗУ, как правило, хранит загружаемый микрокод новых
протоколов и внутренние системные параметры, но может использоваться для
хранения буферных дескрипторов и данных пользователя.
• Временное хранение данных пользователей.
В контроллере МРС860 двухпортовая память занимает 8 Кбайт внутренней
памяти (табл. 5.8), но реально заняты только 5 Кбайт, которые разбиты на
две части: 4096 байт системного ОЗУ и 1024 байта памяти параметров
(parameter RAM). Стартовый адрес (DPRAM BASE) двухпортовой памяти во
внутренней памяти контроллера рассчитывается как IMMR+0x2000, где
содержимое регистра IMMR задает стартовый адрес внутренней памяти в 4-
Гбайтном адресном пространстве контроллера. Размер внутренней памяти -16
