Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
Резервные биты
"St-
-AS-
757
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
стоянию индивидуального сброса. Содержимое бита R1EN сбрасывается во
время аппаратного или программного сбросов.
Резервные биты (RCS-биты 13 и 2). Эти биты не используются. Они читаются
как нули; в эти биты также следует записывать нули для обеспечения
дальнейшей совместимости.
Бит ведущего приемника (RMST- бит 3). Доступный для записи и для чтения
управляющий бит ведущего приемника позволяет переключать работу секции
приемника из режима ведущего в режим ведомого и наоборот. Когда этот бит
установлен, секция приемника SAI устанавливается в режим ведущего. В
режиме ведущего управление приемника происходит с помощью выводов SCKR и
WSR. В режиме ведомого управление этими выводами осуществляется от
внешнего источника. Содержимое бита RMST сбрасывается во время
аппаратного или программного сброса.
Биты управления длиной слова приемника (RWL[1:0] - биты 4 и 5). Доступный
для записи и чтения бит управления длиной слова используется для выбора
длины слова, получаемой SAI. Длина слова данных определяется числом
циклов тактового сигнала последовательной передачи между двумя краями
сигнала выбора слова. Слово длиной 16, 24 или 32 бита может быть выбрано
в соответствии с табл. 6.40. Регистры данных приемника всегда заполняются
24-битными данными, когда поступает новое слово данных. Если выбрана 16-
битная длина слова, то полученное 16-битное слово данных будет размещено
в 16 старших битах регистра данных приемника независимо от бита
направления сдвига данных приемника (RDIR); восемь младших битов регистра
данных приемника очищаются. Если выбрана 32-битная длина слова, то восемь
бит отбрасываются в соответствии со значением управляющего бита
округления слова данных приемника (RDWT). Биты RWL[1:0] также
используются для генерации отображения выбранного слова, когда секция
приемника сконфигурирована в режим ведущего (RMST = 1). Содержимое битов
RWL[1:0] сбрасывается во время аппаратного или программного сброса.
Таблица 6.40 Управление длиной слова приемника
RWL1 RWL0 Число битов/слово
0 0 16
0 1 24
1 0 32
1 1 Зарезервировано
Бит направления сдвига данных приемника (RDIR-бит 6). Доступный для
записи и чтения бит RDIR позволяет выбрать направление сдвига. Когда бит
сбрасывается, то данные вдвигаются со стороны старшего бита. Когда бит
установлен, данные вдвигаются со стороны младшего бита (рис. 6.63).
Содержимое бита сбрасывается во время аппаратного или программного
сброса.
штштлллштгтлл."
MS U LSB
шаххххтооооос
LSB MSB
)оооаоооооооаосх]с
SCKR RDIR = Л SDI RDIR s 1
SDI
Рис. 6.63. Программирование направления сдвига данных приемника
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
RLRS = 0 "
WSR
WSR RLRS = 1 -
Слово слева Слово справа
Слово слева Слово справа
Рис. 6.64. Программирование выбора правого/левого слова приемника
Бит выбора правого/левого слова приемника (RLRS-бит 7). Доступный для
записи и чтения бит RLRS позволяет выбрать полярность сигнала выбора
слова приемника (WSR), который определяет левое и правое слово во входном
потоке. Когда бит сбрасывается, низкий сигнал WSR идентифицирует левое
слово данных. Когда бит устанавливается, низкий сигнал WSR идентифицирует
правое слово данных (рис. 6.64). Содержимое бита сбрасывается во время
аппаратного или программного сброса.
Бит полярности тактового сигнала приемника (RCKP - бит 8). Доступный для
записи и чтения бит RCKP позволяет выбрать полярность тактового сигнала
последовательного приема данных. Когда бит очищается, полярность
тактового сигнала отрицательна. Когда бит устанавливается, полярность
тактового сигнала положительна. Отрицательная полярность означает, что
линии приема выбранного слова (WSR) и входа последовательных данных
(SDIx) работают синхронно по отрицательному краю (спаду) тактового
сигнала и рассматриваются как действительные во время положительного
перехода тактового сигнала. Положительная полярность означает, что WSR и
SDIx работают синхронно по положительному краю (фронту) тактового сигнала
и рассматриваются как действительные во время отрицательного перехода
тактового сигнала (рис. 6.65). Содержимое бита сбрасывается во время
аппаратного или программного сброса.
Бит относительной синхронизации приемника (RREL - бит 9). Доступный для
записи и чтения бит RREL позволяет выбрать синхронизацию сигнала
приемника выбранного слова (WSR) относительно линии входа
последовательных данных (SDIx). Когда бит сбрасывается, переход на линии
WSR, отражающий начало слова данных, происходит одновременно с 1-м битом
слова данных. Когда этот бит устанавливается, переход на линии WSR
происходит на один такт раньше (вместе с последним битом предыдущего
слова данных), что соответствует формату l2S (рис. 6.66).
Содержимое бита сбрасывается при аппаратном или программном сбросе.
Бит округления слов данных приемника (RDWT- бит 10). Доступный для записи
и чтения бит RDWT позволяет выбрать 24-битную часть полученного 32-
