Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
Устанавливается/сбрасывается программно для присвоения данному прерыванию
высшего/низшего приоритета
РТО Бит приоритета таймера 0. Устанавливается/сбрасывается программно
для присвоения данному прерыванию высшего/низшего приоритета
РХО Бит приоритета внешнего прерывания 0 (по входу INTO).
Устанавливается/сбрасывается программно для присвоения данному прерыванию
высшего/низшего приоритета
4.2.5. ПОРТЫ ВВОДА/ВЫВОДА МК 8051 АН
Линии ввода/вывода МК 8051 АН сгруппированы в четыре 8-разрядных
параллельных порта РО, Р1, Р2 и РЗ. Эти порты могут использоваться как
для обмена данными с внешними устройствами в параллельном коде, так и для
выполнения альтернативных функций. Спецификация линий ввода/вывода МК
8051АН приведена в табл.4.17.
Таблица 4.17
Спецификация линий портов
Имя порта Альтернативная функция Схемотехника линий Адрес регистра
данных портов
РО Мультиплексированная магистраль адрес/ данные (при использовании
внешней памяти данных или программ) Двунаправленные 80h
Р1 - Квазидвунаправленные 90h
Р2 Магистраль адреса - старший байт (при использовании внешней памяти
данных или программ) Квазидвунаправленные AOh
РЗ Каждая из линий специфицирована индивидуально: РЗ.О - вход
приемника последовательного порта RXD Р3.1 - выход передатчика
последовательного порта TXD Р3.2 - вход внешнего запроса INTO РЗ.З - вход
внешнего запроса INT1 Р3.4 - внешний вход таймера ТО Р3.5 - внешний вход
таймера Т1 Р3.6 - сигнал магистрали управления WR Р3.7 - сигнал
магистрали управления RD Последние два сигнала используются при адресации
внешней памяти данных Квазидвунаправленные BOh
351
8-РАЗРЯДНЫЕ микроконтроллеры
При использовании по своему прямому назначению каждая линия любого порта
может быть задействована для ввода или для вывода информации независимо
от направления передачи других линий этого же порта. Каждый порт
отображается в карте памяти МК регистром специальных функций с тем же
именем (РО, Р1, Р2, РЗ). Для обращения к портам ввода/вывода следует
использовать те же команды, что и для регистров специальных функций с
побитным доступом, например:
MOV А,Р1 ; Считать состояние линий порта Р1 и переслать данные в
АСС.
MOV P3,#67h ; Выдать на линии порта РЗ код 67h.
SETB Р0.2 ; Установить в 1 линию 2 порта РО.
Обратите внимание: обращаться к регистрам данных портов РО - РЗ
следует с ис-
пользованием прямой адресации. Как и для других регистров специальных
функций, обращение с использованием косвенной адресации по указателям @R0
и @R1 не приведет к успеху. Все регистры данных портов допускают прямую
побитную адресацию. Отдельные линии портов ввода/вывода могут быть
установлены и сброшены с использованием команд битового процессора.
На рис. 4.3 и 4.4 приведены функциональные схемы аппаратных средств для
одной линии портов РО и РЗ. Порты Р1 и Р2 имеют такую же схемотехнику,
что и порт РЗ. Все линии портов имеют защелки на основе D-триггеров,
которые объединены в группы по восемь и составляют регистры данных портов
РО - РЗ. Драйвер каждой линии имеет в своем составе также формирователь
выходного уровня и входной буфер. Из рис. 4.3 следует, что на внутреннюю
магистраль данных может быть прочитано как состояние линии ввода, так и
содержимое одноименного разряда защелки. Часть МК во время выполнения
читают именно защелку. Такие команды относятся к группе команд "чтение-
модификация-запись". Режим "чтение-модификация-запись" автоматически
реализуется, когда порт одновременно является операндом и местом
назначения результата, например:
ANL Р1 ,А ; Логическое И над содержимым порта Р1 и АСС. Результат - в
порт.
ORL Р2,А ; Логическое ИЛИ над Р2 и АСС. Результат - в порт Р2.
XRL РЗ,А ; Исключающее ИЛИ над РЗ и АСС. Результат - в порт РЗ.
JBC Р2.3,Label ; Переход, если в адресуемом бите Р2.3 единица и
последующий сброс
; этого бита.
INC РО ; Инкремент порта РО.
DEC Р1 ; Декремент порта Р1.
DJNZ Р2, Label ; Декремент порта Р2 и переход, если его содержимое не
равно 0.
SETB Р1.2 ; Установить бит Р1.2.
CLR Р1.3 ;Сбросить бит Р1.3.
Последние две команды также относятся к рассматриваемой группе, хотя это
и не очевидно.
Порты ввода/вывода МК 8051АН не имеют специальных регистров направления
передачи данных. Для перевода линии в режим ввода следует записать в ее
защелку "1". При этом нижний транзистор драйвера линии перейдет в
закрытое состояние и не будет влиять на уровень сигнала входной линии.
При этом у портов Р1, Р2, и РЗ линия подцтягивается внутренним резистором
RPULLUP к уровню "1", но может быть переведена в "0" внешним источником
сигнала (рис. 4.4). Благодаря такой схемотехнике линии портов Р1, Р2, и
РЗ получили название "квазидвунаправленных". Драйверы линий порта РО,
кроме нижнего, имеют также и верхний транзистор. Поэтому линии порта РО
являются действительно двунаправленными.
Для выполнения альтернативных функций линиями порта РЗ следует в
соответствующий разряд регистра порта записать "1". Во время обращения к
