Электроника - практический курс - Джонс М.Х.
ISBN 5-901095-01-4
Скачать (прямая ссылка):
Конечно, мы должны быть последовательными в наших правилах и никогда не
пытаться одновременно использовать 4 бита для представления положительных
чисел из интервала 0-15 и для того, чтобы выразить числа от +7 до -8 в
форме двоичного дополнения. Если в последнем случае нам нужно представить
числа больше +7, то нам необходимо для этого большее число разрядов.
На рис. 14.4 можно увидеть важную и довольно любопытную особенность
правила двоичного дополнения: все положительные числа начинаются с 0, а
все отрицательные числа - с 1. Эго позволяет сразу непосредственно судить
о знаке,
Рис. 14.4. Представление 4-разрядных двоичных чисел по правилу двоичного
дополнения. В скобках указаны эквивалентные числа со знаками +/- в
десятичной записи.
Электронная арифметика 433
и, в самом деле, старший разряд часто называют "знаковым". Важно, однако,
помнить, что двоичное дополнение является более хитрым принципом, нежели
простое приписывание к числу 0 или 1 для указания его знака. Можно очень
просто сформулировать три правила преобразования положительного двоичного
числа в его отрицательный эквивалент в форме двоичного дополнения:
(1) Представить положительное число с помощью определенного набора
битов.
(2) Инвертировать каждый бит (заменить 0 на 1 и 1 на 0).
(3) Прибавить 1.
Причина добавления 1 становится ясной из диаграммы на рис. 14.4, где на
нашем 4-разрядном примере видно, что ноль (0000) эквивалентен не значению
1111, а величине 10000 с неучитываемой единицей переноса.
Следующие примеры показывают, как выполняются арифметические действия с
двоичными числами по правилу двоичного дополнения. В качестве пояснения
параллельно приводятся десятичные эквиваленты со знаками +/-:
0110 6
+ 1101 -3
10011 3
0010 2
+ 1110 -2
10000 0
0111 7
+1111 -1
10110 6
1010 -6
+ 1110 -2
11000 -8
Сумматор, изображенный на рис. 14.1, легко приспосабливается также и к
выполнению вычитания путем вставления элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,
указанных на рис. 14.5, для преобразования битов на противоположные в
двоичном слове на входе В. Принцип двоичного дополнения реализуется в
результате добавления 1, подаваемой на вход переноса CIN ИС 7483 (аналог
155ИМЗ - Прим. перев.). Переключая вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
и вход CIN с низкого уровня на высокий, мы можем изменить выполняемую
схемой функцию и перейти от сложения 4-разряд-ных чисел к вычитанию.
28 Зак. 4729.
434 МикроЭВМ и их применения
(Вывод 13 отключить от О В)
Рис. 14.5. Применение элементов ИСКЛЮЧАЮЩЕЕ ИЛИ для преобразования
сумматора, изображенного на рис. 14.1, в вычитающее устройство путем
изменения каждого бита на противоположный и добавления 1, подаваемой на
вход переноса.
14.2.3 Двоичное умножение и деление
Несмотря на то, что действия в двоичной арифметике по большей части могут
выглядеть как незнакомые нашему мозгу, привыкшему к десятичным числам, но
уж, по крайней мере, таблица умножения - это сама простота:
0x0 = 0 0x1 = 0 1x0 = 0 1x1 = 1
Мы видим, что это действие совпадает с логической функцией И. Можно
отметить заодно, что выбор символа умножения для функции И в булевой
алгебре - это не простое совпадение: в двоичной системе счисления эти две
операции имеют одинаковый смысл.
Перемножение многоразрядных двоичных чисел состоит из обычных операций
"умножения столбиком", а именно - из собственно поразрядного умножения,
сдвига и сложения. В следующих примерах каждое двоичное вычисление
сопровождается десятичным эквивалентом:
101 5
Биты, байты и полубайты 435
xll хЗ
- -
101 101 1111 15
1001 9
хЮ1 х5
-
1001 0000 1001 101101 45
1101 13
xlOll xll
-
1101 13
1101 13
0000
1101 143
10001111
Из этого следует, что для реализации умножения требуется комбинация
операции сдвига и поразрядного выполнения логического И с последующим
сложением. И обратно: для деления необходимы вычитания, за которыми
следуют сдвиги в обратном направлении. Как умножение, так и деление,
представленные здесь в их исходной форме, являются операциями,
выполняемыми последовательно, и поэтому они в соответствии со своей
природой выполняются довольно медленно. У некоторых микропроцессоров эти
операции даже не включены в основную систему команд и для их
осуществления требуются программы с (необходимой) последовательностью
выполнения поразрядного логического И, сложения, сдвига и т.д. С помощью
ИС TRW MPY 16HJ реализуется другой подход к проблеме умножения,
значительно бсшее быстрый, но и более дорогой: в этой ИС содержится, по
существу, большая решетка логических элементов И и полных сумматоров,
которые выполняют свои функции параллельно. Эта ИС может выдать 32-
разрядное произведение двух 16-разрядных чисел через 50 не.
14.3 Биты, байты и полубайты
При изучении принципов комбинационной и последовательностной логики в
главе 13 мы имели дело в большинстве случаев с одним битом или с
436 МикроЭВМ и их применения
двумя битами одновременно. В системах на основе микроЭВМ используется
