Научная литература
booksshare.net -> Добавить материал -> Физика -> Джонс М.Х. -> "Электроника - практический курс" -> 138

Электроника - практический курс - Джонс М.Х.

Джонс М.Х. Электроника - практический курс — М.: Постмаркет, 1999. — 528 c.
ISBN 5-901095-01-4
Скачать (прямая ссылка): elektronika1999.djvu
Предыдущая << 1 .. 132 133 134 135 136 137 < 138 > 139 140 141 142 143 144 .. 195 >> Следующая

(обычно 20 не) перед фронтом сигнала СР. У некоторых триггеров требуется,
чтобы в течение определенного времени удержания после фронта сигнала СР,
которое может доходить до 5 не, сигналы на входах J и К оставались
неизменными.
13.11 Регистры
13.11.1 Регистры для хранения данных
Мы видели, как D-триггер запоминает единственный бит на фронте тактового
сигнала. Для того чтобы обеспечить временное хранение целого байта
Регистры 391
(8 бит) данных, осталось сделать небольшой шаг - объединить восемь таких
триггеров и подать на них параллельно общий тактовый сигнал. На рис.
13.26 показан такой параллельный регистр, являющийся неотъемлемой частью
любой вычислительной системы. Этот регистр эквивалентен рабочему
блокноту, используемому для записи промежуточных результатов при ручных
вычислениях.
Тактовый сигнал
Рис. 13.26. 8-разрядный (1-байтовый) параллельный регистр данных.
13.11.2 Регистр сдвига
/А'-триггеры можно включить последовательно друг за другом для сохранения
последовательности цифр. Такая конструкция, называемая регистром сдвига,
показана на рис. 13.27. Свое название схема получила на основании того,
что она на каждом тактовом импульсе принимает одну новую цифру, сдвигая
ранее запомненные цифры на один разряд, чтобы поместить новую.
392 Цифровые логические схемы
Этот регистр действует по принципу первым вошел - первым вышел (First-In
First-Out, FIFO).
Рассмотрим работу регистра сдвига, изображенного на рис. 13.27. Сначала
на шину сброса подается логическая 1, а затем значение сигнала на ней
возвращается в 0. Теперь предположим, что сигнал на входе данных
первоначально равен 1 и что последовательность тактовых импульсов
поступает на тактовый вход. В этом случае триггер FF1 имеет на входе /
высокий уровень, а на входе К низкий уровень, так что после первого
тактового импульса на выходе Q устанавливается высокий уровень.
Предположим, что тем временем входной сигнал вернулся к значению 0 и
остается таким. Во время действия второго тактового импульса высокий
уровень на входе / триггера FF2 передается на его выход и Q2 принимает
значение логической 1. В это же время на входе / триггера FF1 действует
логический 0, так что вторым тактовым импульсом на выходе Ql
устанавливается низкий уровень; если сигнал на входе данных остается
равным 0, то на выходе Qx будет оставаться низкий уровень с каждым
тактовым импульсом. Однако, бит логической 1 каждым тактовым импульсом
передвигается дальше на один разряд, так что после четырех импульсов он
достигнет выхода Qv Всего теперь запомнено 4 бита входных данных.
Последующие тактовые импульсы приведут к потере этих данных, а более
новые данные будут сохранены.
Рис. 13.27. 4-разрядный регистр сдвига, образованный последовательно
включенными /А'-триггерами.
В регистре сдвига, показанном на рис. 13.27, имеется возможность, если
требуется, наблюдать запомненные данные в параллельном виде, обеспечив
доступ к выходам Q\, Q2, бз и Qt, ¦ Такая схема известна как регистр с
последовательным входом и параллельным выходом: данные должны вводиться
последовательно через единственный вход, после чего они становятся
доступны в параллельном виде на выходах регистра. Такое преобразование
последовательного представления данных в параллельное является очень
распространенной операцией, применяемой, например, для преобразования
считанных с диска компьютера битов программы в параллельный код для ввода
в основную память.
Если каждый триггер снабдить отдельным входом установки в дополнение к
общему входу сброса, то данные могут вводиться параллельно через эти
входы. "Загруженные" таким образом данные можно - подавая такто-
Регистры 393
вые импульсы - получить на выходе ?>4 в последовательном виде. Такой
регистр служит преобразователем параллельного кода в последовательный и
часто применяется для преобразования выводимых из микропроцессора данных,
представленных сигналами, появляющимися одновременно на большом числе
выходов (например, на 16 выходах), в последовательный код для передачи по
единственной паре проводов в сеть или к модему. Популярной конструкцией,
которой можно воспользоваться для преобразования данных из параллельного
вида в последовательный и обратно, является универсальный асинхронный
приемо-передатчик; он содержит в одной интегральной схеме необходимые
регистры сдвига, схему управления и формирователи для работы на линию.
Если в схеме, изображенной на рис. 13.27, выход Q4 соединить с входом
данных, то данные, которые можно вводить в параллельном виде через входы
установки, никогда не смогут покинуть регистр, а будут просто
циркулировать в нем. Такая схема называется регистром с циклическим
переносом или кольцевым счетчиком. Используя десять триггеров,
соединенных в кольцевой счетчик и пронумерованных от 0 до 9, можно
получить десятичный счетчик. Первоначально в триггере с номером 0
устанавливается состояние с высоким уровнем, а остальные сбрасываются в
Предыдущая << 1 .. 132 133 134 135 136 137 < 138 > 139 140 141 142 143 144 .. 195 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed