Электроника - практический курс - Джонс М.Х.
ISBN 5-901095-01-4
Скачать (прямая ссылка):
на выходах /W-триггера напрямую вынуждают принимать требуемые значения,
его иногда называют триггером с принудительной загрузкой.
Если на входы R и S одновременно подать 1, то оба выхода схем ИЛИ-НЕ
примут значения 0. Это состояние нельзя будет запомнить, когда сигналы на
входах R и S вернутся к значению 0, поскольку перекрестная связь требует,
чтобы при этом выходы имели различные значения. Практически запомненное
состояние будет зависеть от того, какой из входов R или S первым прймет
значение 0. Когда это зависит от случая, комбинация входных сигналов R =
S = 1 приводит к неопределенности сохраняемых данных, и
384 Цифровые логические схемы
Рис. 13.18. ЛУ-триггер.
эта комбинация никогда не должна сопровождаться комбинацией R = S = 0 . В
большинстве случаев комбинация входных сигналов R = S = 1 считается
запрещенной; действительное состояние триггера зависит от типа логических
схем, использованных для образования триггера.
У только что описанного Л5-триггера активным является высокий уровень, то
есть сигналы на входах установки и сброса должны принимать значение
логической 1, чтобы выполнить соответствующее действие. Распространены
также схемы с "низким активным уровнем": на рис. 13.19 приведена такая
схема, собранная из двух схем И-НЕ. Входы обозначаются теперь S и R ,
поскольку сигналы на каждом из них оказывают свое действие, когда
принимают значение логического 0, а не логической 1 (например, на выходе
Q устанавливается высокий уровень, когда уровень сигнала на входе S
низкий, так как на входах схемы И-НЕ нет больше двух логических 1). На
рисунке показано применение триггера в качестве полезной и очень
распространенной практической схемы переключателя без "дребезга"
контактов. В экспериментальных логических схемах входные импульсы часто
получают замыканием ключа или просто касаются проводом точки с
соответствующим потенциалом. Если сигнал, полученный таким замыканием
контакта, прямо подать на вход последовательностной схемы, то можно
получить непредсказуемые результаты, так как "дребезг" контактов
означает, что цепь будет несколько раз замыкаться и размыкаться прежде,
чем произойдет окончательное включение (время дребезга обычно составляет
величину порядка
Рис. 13.19. Схема переключателя без дребезга на основе триггера с "низким
активным уровнем".
Последовательностные логические схемы: триггеры и память 385
нескольких миллисекунд). Принцип действия схемы устранения дребезга
основан на том, что при самом первом замыкании контакта Л5-триггер
переключается и затем остается в устойчивом состоянии независимо от
последующих замыканий и размыканий контакта.
При вычерчивании логических схем триггер удобно изображать в виде
прямоугольника с надлежащим образом отмеченными входами и выходами. На
рис. 13.20 дано условное обозначение и таблица истинности /^-триггера (с
высоким активным уровнем). Строго говоря, название "таблица истинности"
предназначено для комбинационных логических схем, а то, что изображено
здесь, является таблицей переходов, так как показывает состояние выхода
тотчас после любого перехода, вызванного входными сигналами.
R Q
s Q
Рис. 13.20. Условное обозначение RS-триггера и таблица истинности
(переходов).
Можно реализовать всевозможные, сколь угодно сложные последовательности
выходных состояний с помощью соответствующей комбинации триггеров и
логических схем. Такие схемы, называемые конечными автоматами,
оказываются полезными в простых промышленных системах управления.
13.10.2 Синхронный RS-триггер
Существенной чертой большинства последовательностных логических систем
является необходимость осуществлять переходы в определенные моменты
времени. Обычно это достигается с помощью регулярной последовательности
тактовых импульсов, которые управляют последовательностью событий подобно
дирижеру оркестра, поддерживающему ритм своей палочкой, чтобы все
музыканты сохраняли такт во время исполнения музыкального произведения.
На рис. 13.21 показан /^-триггер, устроенный так, что он может изменять
свое состояние только тогда, когда входные тактовые импульсы (Clock
Pulse, СР) принимают значение логической 1. Пока на входе СР действует
логический 0, каждая из схем И имеет на входе по 0; таким образом, оба
входа s' и R' базового триггера удерживаются на уровне логического 0 и
поэтому значение выходных сигналов Q и Q не может измениться. Но как
только на входе
Входы Выходы
Л S Q Q
0 0 Q хран. Qхран.
1 0 0 1
0 1 1 0
1 1 0 неоп в рея 0 редел, v. хран
25 Зак. 4729.
386 Цифровые логические схемы
СР появляется логическая 1, у каждой схемы И на одном из входов будет
высокий уровень, так что логические уровни с внешних входов S и R
передаются на триггер, и теперь его состояние будет устанавливаться в
соответствии с таблицей истинности Л5-триггера, приведенной на рис.
13.20. Таким образом, синхронный (или тактируемый) ЛУ-триггер не может
реагировать на состояние входов S и R, пока не появится тактовый импульс.
