Электроника - практический курс - Джонс М.Х.
ISBN 5-901095-01-4
Скачать (прямая ссылка):
3)-микронной технологии, позволяющей достичь времени задержки на элемент
10 не, как у ТТЛ-схем, и обеспечивающей работу схем с частотой до 40 МГц.
С еще большим быстродействием работают И С усовершенствованной КМОП-серии
74АС, у которой время задержки на элемент 5 не и тактовая частота доходит
до 120 МГц. Серия 74LV создана для работы от батарей с напряжением 3,3 В,
и сохраняет работоспособность при изменениях напряжения источника питания
от 3,6 В до 2,7 В. Сейчас имеется тенденция перехода на питание
логических схем напряжением 3,3 В, поскольку это позволяет уменьшить
размеры элементов, применяя даже 0,5-микронную технологию без риска
внутреннего электрического пробоя.
Так же, как любой МОП-транзистор и интегральную микросхему, выполненную
по микронной технологии, КМОП-схему легко повредить во
Интегральные логические схемы 381
vDD*
Рис. 13.16. Основные логические схемы КМОП-серии: (а) схема И-НЕ, (Ь)
схема ИЛИ-НЕ.
382 Цифровые логические схемы
время работы с ней из-за статического электричества. Чтобы уменьшить эту
опасность, обычно включают защитные диоды, но выводы ИС желательно
держать замкнутыми между собой проволокой или проводящим пластиком, до
тех пор пока не закончен их монтаж. Металлический монтажный стол,
паяльник и даже оператор должны быть надежно заземлены. Защитные диоды
сами подвержены пробою, если входному напряжению на схеме позволить
подняться выше напряжения питания VDD. Поэтому нужно быть внимательным
при выключении питания КМОП-схем: сначала необходимо снять напряжения со
всех входов.
13.10 Последовательностные логические схемы: триггеры и память
Все обсуждавшиеся до сих пор схемы просто откликаются на фиксированную
статическую комбинацию входных сигналов, обеспечивая требуемый сигнал на
выходе (например, два двоичных числа на входах сумматора дают на его
выходе сумму). По мере изучения логических схем, скоро станет ясно, что
используя только такие комбинационные или комбинаторные логические схемы,
можно достичь не очень многого. Скоро мы обнаружим потребность в
некоторого рода памяти, которая позволит нам осуществлять
последовательность операций. Это приводит нас в область
последовательностных логических схем. Например, сложив когда-то вместе
два двоичных числа, мы можем пожелать добавить к сумме третье число. Эта
операция требует памяти для сохранения суммы с последующим возвращением
ее на один из входов сумматора для суммирования с третьим числом. Другой
вариант - применение все большего и большего числа сумматоров по мере
увеличения числа складываемых чисел - был бы, конечно, совершенно
нереализуемой системой! В этом уже проявляются принципы вычислительной
системы: память может хранить не только данные, но может также содержать
инструкции для целой последовательности действий или программы.
13.10.1 Простейшие триггеры
Одним из наиболее распространенных элементов памяти является триггер
(мультивибратор с двумя устойчивыми состояниями), рассмотренный в
параграфе 12.4 в виде схемы, собранной из дискретных компонентов, и
повторенный здесь на рис. 13.17 вместе со своим эквивалентом на
логических элементах. Недостаток этой элементарной пары перекрестно
связанных логических схем НЕ состоит в том, что изменение ее состояния
можно произвести только грубым коротким замыканием на землю того из
выходов, который находится в состоянии логической 1.
Триггером можно будет управлять, если логические схемы НЕ заменить 2-
входовыми схемами ИЛИ-HE, образовав Л5-триггер (рис. 13.18) с входом
Последовательностные логические схемы: триггеры и память 383
(Ы
Рис. 13.17. Триггер (мультивибратор с двумя устойчивыми состояниями): (а)
схема из дискретных компонентов, (b) эквивалентная схема с логическими
элементами.
S установки состояния 1 (далее просто "вход установки", Set) и входом R
установки состояния 0 (далее "вход сброса", Reset). Если на обоих входах
Sи R поддерживается логический 0, то схемы ИЛИ-HE работают просто как
инверторы подобно простой схеме, приведенной на рис. 13.17, и триггер
сохраняет свое состояние неограниченно долго. Если теперь на вход S
додается высокий уровень напряжения, а на Л остается низкий, то выход Q
вынужден стать низким, поскольку у соответствующей схемы ИЛИ-HE теперь на
входе логическая 1. Тем временем, выход Q обязан иметь высокий уровень,
так как оба входа его схемы ИЛИ-HE имеют низкий уровень. Если снова
вернуться к ситуации, когда на_ входах S и R присутствуют логические О,
то Q останется в состоянии 1, a Q в состоянии 0, запоминая на
неограниченное время тот факт, что сигнал на входе S принимал значение
логической 1. Аналогично, если в течение короткого времени на вход R
подается высокий уровень, в то время как на входе S остается низкий, то
на выходе Q устанавливается логическая 1, а на выходе Q - логический 0;
снова это состояние будет поддерживаться неограниченно долго, пока
сигналы на входах S и R остаются равными логическому 0. Поскольку сигналы
