Ядерная электроника - Цитович А.П.
Скачать (прямая ссылка):
Лп
Схема линейного
фг aE Дискри- минатор Выход
сложения
I I
I
% aJ
,Л ЗА
ГТи
5)
Рис. 4.19 Структура мажоритарной схемы совпадений (а) и временная диаграмма (б)
218
Sxod1 О
-Eh
К дискриминатору
Рис. 4.20. Схема совпадений с линейным сложением на резисторах
Рис. 4.21. Мажоритарная схема совпадений с каналом запрета
MS1
TL
мэ,
Выход2
Кратность 4,5
Bbixod1
Кратность
6>7,8
От детекторов
Различные типы мажоритарных схем совпадений отличаются как схемами суммирования, так и дискриминирующими элементами.
Схемы совпадений с линейным сложением на резисторах обычно применяют при больших кратностях. В такой схеме (рис. 4.20) сформированные по длительности и амплитуде сигналы поступают на резисторы Ru Rn1 подключенные к каскаду с общей базой. На Rсм и малом входном сопротивлении каскада токи суммируются, и в результате падение напряжения на Rk пропорционально числу совпавших сигналов. Кратность совпадений определяется дискриминатором напряжения. Кроме того, суммарный ток может поступать непосредственно в дискриминатор тока, выполненный, например, на туннельном диоде. Разрешение таких схем в значительной степени определяется формирователями и достигает нескольких наносекунд.
В мажоритарные схемы вводят также канал запрета, исключающий прохождение сигнала на выход. При этом значительно расширяются возможности схемы; объединяя несколько схем с запретом, можно регистрировать любые кратности совпадений. В качестве примера на рис. 4.21 изображена восьмивходовая схема с двумя мажоритарными элементами отбора с запретами МЭХ МЭ2. Схема позволяет, например, выделять на выходе МЭг совпадение с кратностью выше 5; при этом запрещается прохождение этих кратностей через МЭи элемент МЭ\ может быть настроен на регистрацию любых совпадений с кратностью до 6.
При совместной работе сложных устройств совпадений или годоскопических систем с ЭВМ кратность совпадений может быть закодирована. Для этого могут быть использованы методы, применяемые в многомерных измерениях (см. разд. 6.2.3).
4.3.3. СХЕМЫ СОВПАДЕНИЙ НА ИНТЕГРАЛЬНЫХ ЭЛЕМЕНТАХ
Логические интегральные элементы широко используют при построении схем совпадений. Схемы совпадений с разрешающим •временем, лежащим в наносекундном диапазоне, выполняют обычно на элементах транзисторно-транзисторной логики (ТТЛ) и ло-
219
гики с эмиттерными связями (ЭСТЛ). Как правило, эти элементы рассчитаны на стандартизованные сигналы, поэтому в схемы совпадений необходимо вводить формирователи.
В качестве примера на рис. 4.22,а приведена схема совпадений, выполненная на логическом элементе И типа К1ЛБ376. Сформированные отрицательные сигналы поступают на базы эмиттерно-связанных транзисторов (Г2—Tq), входящих в левое плечо дифференциального каскада, в правові плече которого стоит T7. Через нагрузку левого плеча Rjl течет ток до тех пор, пока открыт хотя бы один из транзисторов T2—Te. При совпадении сигналов на всех входах ток через і?л прекращается; с выхода схемы снимается отрицательный импульс совпадений. Включенный на выходе эмиттерный повторитель повышает нагрузочную способность схемы. Минимальное разрешающее время этой схемы по совпадениям 5 не.
В схему совпадений на логическом элементе И легко ввести канал антисовпадений (рис. 4.22,6). Для этого один из эмиттерно-связанных транзисторов смещается напряжением —Et а поступающий на базу этого транзистора сигнал инвертируется схемой HE. При одновременном поступлении сигналов на входы
Рис. 4.22. Схема совпадений на интегральном логическом элементе И типа К1ЛБ376 (а) и схема совпадений с каналом антисовпадений (б)
220
1—4 на выходе схемы возникает сигнал совпадений. Если в это время есть сигнал антисовпадений, то он благодаря инвертору держит открытым подключенный к каналу транзистор и сигнал совпадений не возникает. Для четкой работы схемы необходимо, чтобы поступающий по входу AC сигнал появлялся1 немного раньше, а исчезал немного позже сигналов, приходящих по каналам совпадений. Это обеспечивается формирователями и задержками.
При выполнении схем совпадений в системе KAMAK (см. § 7.3) необходимо обеспечить управление некоторыми их параметрами, например изменить число-входов,, ввести задержки и т. д. Эти требования возникают как в ходе эксперимента, так и во время настройки аппаратуры.
Быстродействующие управляемые схемы совпадений удобно выполнять на* элементах ЭСТЛ, в частности на дифференциальных приемниках сигнала с линии. Такой элемент К138ЛП1 (рис. 4.23) имеет дифференциальный каскад Tit Ts и выходной эмиттерный повторитель Tq. В схеме совпадений импульсы совпадений поступают через согласующие уровни транзисторов Ti—T3 на одно-
Инвертор
Рис. 4.23. Схема совпадений с каналом антисовпадений на интегральных дифференциальных приемниках сигнала с линии типа К138ЛП1
22 Ї
менные входы А всех элементов К138ЛП1, на вторые входы В поступают управляющие уровни. Совпадения выделяются на общем резисторе Rot к которому подключены эмиттерные выходы всех элементов. В случае частичных совладений входной уровень практически не изменяется, так как он поддерживается током повторителей, на которые сигналы не поступают.
