Ядерная электроника - Цитович А.П.
Скачать (прямая ссылка):
Счетчики с параллельным переносом имеют значительно меньшее время установления, чем последовательные схемы. Достигается это тем, что входные сигналы поступают параллельно на тригге-
149
Tr1
Ga
— C1
- R
Вход
о—
2°
Tr2
8cIh
д
GLz
0г
R
21
7rL. Qs
Os R
2г
¦Ы
К следующему разряду
12 3 4 5 6 7 8 9
B*°dh____П П. П, П Л_________TL П_____П П
Hi.
Hl(Pt)
1_I—I Г
JZD____[
Д.
Л
Л
&2------
Иг(Сг± «* —
Д.
IL
5) *
Рис. 3.27. Двоичный счетчик с параллельным переносом на Г-триггерах (а)т временные диаграммы (б)
ры всех разрядов. Схема счетчика с параллельным переносом и поясняющие его работу временные диаграммы приведены на рис. 3.27. На счетные входы С каждого триггера, кроме первого, входные сигналы поступают через схемы И. При этом второй вход схемы H1 соединен с информативным выходом Q1 первого триггера, два входа схемы H2 соединены с Qi, Q2 и т. д.
Первый триггер меняет свое состояние в момент окончания входных импульсов (см. диаграмму Qi). При совпадении на Hx входных импульсов Ci = I и Qi=I формируются импульсы C2=I. Последние управляют T12; изменение состояний этого триггера показано на диаграмме Q2. Аналогичным образом схемой H2 выделяется входной импульс 4, от которого срабатывает Гг3.
Нетрудно увидеть, что время установления схемы определяется задержкой в схеме И (тс) и временем изменения состояния триггера ттг- Туст=^с+ттг = Зтс. Счетчик с параллельным переносом удобно выполнять на //(-триггерах. При составлении схемы на этих триггерах учитывают тот факт, что при подаче на входы / и К единичного уровня схема работает по входу С как счетный триггер (см. рис. 3.25). В схеме, приведенной на рис. 3.28, входные импульсы поступают параллельно на все входы Cl, C2,, Сз ..., а сигналы с информационных выходов Q подаются на соединенные вместе / и К входы, причем на Tr2 поступает Qi от Тт± , на ГГз поступает Qi от ГГі и Q2 от Tr 2 и т. д. Подключение к триггеру нескольких разрешающих сигналов Q возможно благодаря на-
150
К следующему разряду
Рис. 3.28. Двоичный счетчик с параллельным переносом на JK триггерах (а); временные диаграммы (б)
личию в интегральных схемах нескольких входов / и К. Для упрощения схемы на ней не показаны неиспользованные / и К входы, на них подаются единичные уровни, не показана также шина сброса, подключаемая к входам R.
Счетчики с параллельным переносом, как уже отмечалось, имеют минимальное время установления. Поэтому их применяют в прецизионных делителях частоты, в кодировщиках интервалов времени и т. п. К сожалению, такие счетчики трудно выполнить с большим коэффициентом пересчета из-за значительного усложнения межразрядных связей и ограниченного числа JnK входов. Поэтому они выполняются с т, равным 8, 16, 32. Больший коэффициент пересчета обеспечивается комбинированными параллельно-последовательными схемами. Они выполняются в виде последовательно включенных секций с небольшим числом разрядов, соединенных по схеме с параллельным переносом.
Реверсивные счетчики. Рассмотренные выше счетчики суммируют поступающие на их вход импульсы. Такую работу иногда называют режимом +1, так как с приходом каждого нового импульса добавляется 1 к числу, находящемуся в счетчике. Иногда возникает обратная задача — производить вычитание импульсов, т. е. работать в режиме —1. Например, в случае поочередного измерения эффекта и фона удобно одним и тем же счетчиком вести суммирование импульсов эффекта и вычитание импульсов фона. Аналогичные задачи встречаются при цифровой обработке результатов измерений. Счетчики, выполняющие как суммирование, так и вычитание поступающей информации, т. е. работающие в режимах +1 и —1, называют реверсивными.
Чтобы перевести счетчик из режима суммирования в режим вычитания, необходимо счетные входы всех триггеров, начиная со второго, переключить с выхода Q на Q предыдущего триггера. На функциональной схеме (рис. 3.29,а) это делается с помощью переключателей П\—#3, введенных в схему последовательного счетчика, составленного из триггеров MS-типа. Допустим, что счетчик находится в исходном состоянии и работает в режиме +1, т. е. переключатели Tl\—Я3 ... соединены соответственно с Qi = O; Q2 = O; Q3 = O ... Тогда с поступлением каждого входного импульса
151
Режим +I(^1A2As)
1 2 J Ц 5 S 7
gx.fo_TL_n_ П П П П П
і і і і і і і
PemaM-I(Ci1AzAs)
1 2 З Ч S 6 7
TLil П П П П П
і і J=L
вд
І І І І
-=I-H
о
І_________________І
І І
«г-Н-* ! 1 в.т—!-h
і і і
І І
і ! і і і
і
- ! 1 4*-1—
S)
І—і—г
I і і
і і і
J--1--!---U
!{її -I_I l І
Рііс. 3.29. Принцип реверсирования счетчика:
а — упрощенная схема двоичного счетчика с переключателями; б, в — временные диаграммы, соответствующие режимам +1 и —1
схема будет последовательно изменять состояния (рис. 3.29,6). Переход первого триггера MS-типа из одного состояния в другое происходит в момент спада входного импульса, точно так же изменяются состояния триггера любого разряда в момент спада напряжения на информационном выходе Q предыдущего триггера, \т. е. когда Q изменяется с 1 на 0. После поступления на вход схемы семи импульсов состояния триггеров соответствуют Qi = I; Q1 = O (Tr1); Q2= 1; <?2=0 (Tr2); Qs=I; <?з = 0 (Гг3). Если теперь перевести схему B режим —Т. е. переключатели П1—П3 соединить соответственно с (?i = 0; Q2=0 и (?з = 0, и на вход схемы подавать импульсы, то с приходом каждого нового импульса схема будет последовательно принимать состояния, которые у нее были после регистрации 6, 5, 4, 3-го и т. д. сигналов в режиме +1. (При составлении временной диаграммы в режиме —1 надо пользоваться теми же правилами, что и в режиме +1). Таким образом, действительно в режиме вычитания поступление на вход счетчика каждого нового импульса приводит к уменьшению хранящегося числа па единицу.
