Научная литература
booksshare.net -> Добавить материал -> Физика -> Цитович А.П. -> "Ядерная электроника" -> 60

Ядерная электроника - Цитович А.П.

Цитович А.П. Ядерная электроника — М.: Энергоиздат, 1984. — 408 c.
Скачать (прямая ссылка): yadernayaelektronika1984.djvu
Предыдущая << 1 .. 54 55 56 57 58 59 < 60 > 61 62 63 64 65 66 .. 166 >> Следующая


Условное изображение Г-триггера с потенциальным управлением приведено на рис. 3.24,в.

JK-Tриггер — наиболее универсальное синхронное устройство. Кроме входа синхронизирующих (тактовых) импульсов С схема имеет вход J (от jump) и вход К (от keep). По входам JwK схе-

S-

J-

C-

K-

R-

C-

K-

Bi

d

B2

)&

\8б

П п

M

I I

л

XL

і і

?__?___?__п п

-и —

— S TT
= J
-— с
к
— J

S)

в)

Рис 3.25. JK-триггер (а), его условное изображение (6), временные диаграммы (в)

145-
Таблица 3.9

К

ма переводится в состояние 1 или 0 в момент прихода тактирующего импульса. В отличие от синхронного /^S-триггера здесь допускается любая комбинация входных сигналов; при J=I и K=I схема работает как счетный Г-триггер.

Схема //(-триггера MS-типа приведена на рис. 3.25,а. Она состоит из двух триггеров — основного М, выполненного на схемах И — ИЛИ — HE (Bi, B2), и вспомогательного S — на схемах И — HE (B7, Be). Остальные элементы (B3—B6) обеспечивают необходимые разрешенные и запрещенные связи для передачи состояния основного триггера во вспомогательный. Работа схемы поясняется временными диаграммами (рис. 3.25, в). Информация записывается в основной триггер при / = 1 или K=I в момент поступления переднего фронта импульса синхронизации (C=I). В течение импульса синхронизации во вспомогательном триггере сохраняется прежнее состояние. Информация переписывается из основного триг-гера во вспомогательный после окончания импульса синхронизации. В том случае, когда J = I и K= 1, схема работает как счетный триггер по входу С.

Истинность для //С-триггера приведена в табл. 3.9.

Логическое уравнение //(-триггера запишем в виде

Qra+1 = JQf1 + (3.16)

Нетрудно увидеть, что при J=I и K= I Qn+1 = 0, т. е. схема работает как Г-триггер.

В реальных схемах //(-триггеров обычно имеется несколько / и К входов, чем расширяются логические возможности. Условное обозначение //(-триггера приведено на рис. 3.25,6. По входам R и S схема устанавливается 1B исходное состояние.

Сохраняется

предыдущее

состояние

0 I 1

1 I О

Состояние изменится на обратное

§ 3.4. СЧЕТЧИКИ (ПЕРЕСЧЕТНЫЕ СХЕМЫ) НА ИНТЕГРАЛЬНЫХ СХЕМАХ

3.4.1. ХАРАКТЕРИСТИКИ СЧЕТЧИКОВ

Для работы с механическими регистраторами при больших загрузках были разработаны пересчетные схемы, выполняющие роль электронных редукторов. Пересчетную схему включали перед схемой управления механическим регистратором, и скорость поступления импульсов на механический регистратор понижалась в определенное число раз. Поэтому потери счета уменьшались. С развитием электронной техники пересчетные схемы превратились в самостоятельные регистрирующие устройства — счетчики.

Основные параметры счетчиков: время разрешения т и емкость т, называемая также коэффициентом пересчета. Время разрешения у современных счетчиков в зависимости от типа активных

146
элементов колеблется от IO-6 до IO-9 с. Емкость счетчика показывает, сколько он может зарегистрировать импульсов; емкость мсЬкет быть сделана практически любой; реальные устройства имеют емкость IO5—IO6.

Счетчики выполняют из отдельных ячеек или секций, и емкость всей схемы определяется выражением т=Рпу где P — емкость или коэффициент пересчета отдельной ячейки или секции, а п — их число. Если P=2, то счетчик называют двоичным или бинарным. Благодаря сравнительной простоте и надежности такие схемы нашли наибольшее распространение (т равно 64, 128 и т. д.). Более удобны в работе десятичные или декадные схемы, у них P=IO (т равно 100, 1000 и т. д.). В некоторых частных задачах, например, когда счетчик работает в качестве делителя частоты, т может принимать другие значения. Существует много типов счетных схем, основанных на различных принципах действия. Далее будут рассмотрены лишь основные, нашедшие наибольшее распространение в настоящее время и выполняемые на интегральных схемах и туннельных диодах.

3.4.2. ДВОИЧНЫЕ СЧЕТЧИКИ

Двоичные счетчики или пересчетные схемы среднего и высокого быстродействия (10_6—IO-8 с) чаще всего выполняют на интегральных схемах. Их компонуют либо из отдельных триггеров, либо из счетных секций—узлов, состоящих из нескольких триггеров и выполненных в виде интегральных схем. Коэффициент пересчета, или емкость двоичных счетчиков, равен т=2П, где п — число двоичных ячеек-триггеров. Непосредственно считывать показания с таких счетчиков не очень удобно, поэтому в настоящее время их редко применяют в виде отдельных приборов-пересчетов или счетчиков. Из-за сравнительной простоты и высокой надежности, а также потому, что информация в них представлена в двоичном виде, они находят широкое применение в автоматизированных экспериментальных установках. В частности, в системе KAMAK (см. гл. 7) из двоичных счетчиков выполняют сложные регистрирующие устройства, обеспечивающие вывод данных и их передачу в ЭВМ. Двоичные счетчики находят также применение в преобразователях аналоговых величин в код, применяемых в спектрометрической аппаратуре (см. гл. 4 и 5). В зависимости от выполняемых задач применяют схемы двоичных счетчиков, различающихся в основном типами связей между пересчетными ячейками.
Предыдущая << 1 .. 54 55 56 57 58 59 < 60 > 61 62 63 64 65 66 .. 166 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed