Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
загрузки данных в РЗУ или пересылки результатов из РЗУ в память. При этом
используется небольшое число наиболее простых способов адресации:
косвенно-регистровая, индексная и некоторые другие. В результате
существенно упрощается структура микропроцессора, сокращаются его размеры
и стоимость, значительно повышается производительность.
Указанные достоинства RISC-архитектуры привели к тому, что во многих
современных CISC-процессорах используется RISC-ядро, выполняющее
обработку данных. При этом поступающие сложные и разноформатные команды
предварительно преобразуются в последовательность простых RISC-операций,
быстро выполняемых этим процессорным ядром. Таким образом, работают,
например, последние модели микропроцессоров Pentium и К7, которые по
внешним показателям относятся к CISC-процессорам. Использование RISC-
архитектуры является характерной чертой многих современных
микропроцессоров.
VLIW(Very Large Instruction Word)-apxumeKmypa появилась относительно
недавно -в 1990-х годах. Ее особенностью является использование очень
длинных команд (до 128 бит и более), отдельные поля которых содержат
коды, обеспечивающие выполнение различных операций. Таким образом, одна
команда вызывает выполнение сразу нескольких операций параллельно в
различных операционных устройствах, входящих в структуру микропроцессора.
При трансляции программ, написанных на языке высокого уровня,
КЛАССИФИКАЦИЯ МИКРОПРОЦЕССОРОВ, ОСНОВНЫЕ ВАРИАНТЫ ИХ АРХИТЕКТУРЫ И
СТРУКТУРЫ
соответствующий компилятор производит формирование "длинных" VLIW-команд,
каждая из которых обеспечивает реализацию процессором целой процедуры или
группы операций. Данная архитектура реализована в некоторых типах
современных микропроцессоров (РА8500 компании "Hewlett-Packard", Itanium
- совместная разработка "Intel" и "Hewlett-Packard", некоторые типы DSP-
цифровых процессоров сигналов) и является весьма перспективной для
создания нового поколения сверхвысокопроизводительных процессоров.
Кроме набора выполняемых команд и способов адресации важной архитектурной
особенностью микропроцессоров является используемый вариант реализации
памяти и организация выборки команд и данных. По этим признакам
различаются процессоры с Принстонской и Гарвардской архитектурой. Эти
архитектурные варианты были предложены в конце 1940-х годов специалистами
соответственно Принстонского и Гарвардского университетов США для
разрабатываемых ими моделей компьютеров.
Принстонская архитектура, которая часто называется архитектурой Фон-
Неймана, характеризуется использованием общей оперативной памяти для
хранения программ, данных, а также для организации стека. Для обращения к
этой памяти используется общая системная шина, по которой в процессор
поступают и команды, и данные. Эта архитектура имеет ряд важных
достоинств. Наличие общей памяти позволяет оперативно перераспределять ее
объем для хранения отдельных массивов команд, данных и реализации стека в
зависимости от решаемых задач. Таким образом, обеспечивается возможность
более эффективного использования имеющегося объема оперативной памяти в
каждом конкретном случае применения микропроцессора. Использование общей
шины для передачи команд и данных значительно упрощает отладку,
тестирование и текущий контроль функционирования системы, повышает ее
надежность. Поэтому Принстонская архитектура в течение долгого времени
доминировала в вычислительной технике.
Однако ей присущи и существенные недостатки. Основным из них является
необходимость последовательной выборки команд и обрабатываемых данных по
общей системной шине. При этом общая шина становится "узким местом"
(bottleneck - "бутылочное горло"), которое ограничивает
производительность цифровой системы. Постоянно возрастающие требования к
производительности микропроцессорных систем вызвали в последние годы все
более широкое применение Гарвардской архитектуры при создании многих
типов современных микропроцессоров.
Гарвардская архитектура характеризуется физическим разделением памяти
команд (программ) и памяти данных. В ее оригинальном варианте
использовался также отдельный стек для хранения содержимого программного
счетчика, который обеспечивал возможности выполнения вложенных
подпрограмм. Каждая память соединяется с процессором отдельной шиной, что
позволяет одновременно с чтением-записью данных при выполнении текущей
команды производить выборку и декодирование следующей команды. Благодаря
такому разделению потоков команд и данных и совмещению операций их
выборки реализуется более высокая производительность, чем при
использовании Принстонской архитектуры.
Недостатки Гарвардской архитектуры связаны с необходимостью проведения
большего числа шин, а также с фиксированным объемом памяти, выделенной
для команд и данных, назначение которой не может оперативно
перераспределяться в соответствии с требованиями решаемой задачи. Поэтому
приходится использовать память большего объема, коэффициент использования
