Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
TSC - процессор содержит счетчик времени TSC, чтение содержимого которого
производится командой RDTSC;
MSR - процессор содержит модельно-специфические регистры MSR, чтение и
запись содержимого которых производится командами RDMSR, WRMSR;
РАЕ - реализуется 36-разрядная адресация памяти, если в регистре CR4
установлено значение бита РАЕ = 1;
MCE - процессор реализует прерывание машинного контроля #МС, если в
регистре CR4 установлено значение бита MCE = 1;
СХ8 - процессор выполняет команду CMPXCHG8B;
APIC - процессор содержит усовершенствованный программируемый контроллер
прерываний APIC (Advanced Programmable Interrupt Controller);
SEP - процессор реализует быстрое обращение к системным процедурам с
помощью команд SYSENTER, SYS EXIT;
MTTR - процессор обеспечивает использование модельно-специфических
регистров MTTR, реализующих обращение к разделам памяти с различными
характеристиками;
PGE - процессор использует бит глобальности G при страничной адресации,
если в регистре CR4 установлено значение бита РСЕ = 1;
MCA - процессор обеспечивает использование MSR-регистра MCG_CAP,
используемого при контроле ошибок;
CMOV - процессор выполняет команды условной пересылки CMOVcc, а также
(если значение бита FPU = 1) команд FCMOVcc и FCOMI;
РАТ - процессор поддерживает таблицу атрибутов страниц, позволяя
операционной системе задавать определенные атрибуты для каждой страницы;
PSE36 - процессор обеспечивает работу со страницами размером 4 Мбайт при
36-разрядной шине адреса;
PN - процессор имеет 96-разрядный идентификационный номер, к которому
обеспечен внешний доступ (чтение);
СИСТЕМА КОМАНД: ОПЕРАЦИИ УПРАВЛЕНИЯ
ММХ - процессор выполняет набор ММХ-команд;
FXSR - процессор выполняет команды FXSAVE, FXRSTOR, используемые для
записи в память и последующего восстановления содержимого регистров FPU,
ММХ, SSE;
ХММ - процессор выполняет набор SSE-команд (SIMD-команды с плавающей
точкой.
Если предварительное содержимое регистра ЕАХ = 2, то после выполнения
команды CPUID в регистрах ЕАХ, ЕВХ, ЕСХ, EDX будет размещаться информация
о характеристиках используемой процессором кэш-памяти 1-гои2-го уровней,
а также о характеристиках буферной памяти TLB, используемой для
страничной трансляции адреса. Например, для процессора Pentium Pro
содержимое этих регистров будет следующим: ЕАХ = 03020101 h, ЕВХ = 00h,
ЕСХ = 00h, EDX = 06040A42h. Каждый байт содержимого регистров является
дескриптором, указывающим характеристики определенного вида внутренней
памяти. В регистре ЕАХ байт 0 указывает число команд CPUID, которое надо
выполнить, чтобы получить полную информацию о внутренней памяти
процессора (для семейства Р6 - одна команда, byteO = 01 h), байт 1
определяет характеристики TLB, транслирующего адреса команд при
использовании страниц по 4 Кбайт (кэш-память, организованная в виде 8
наборов по 4 строки, дескриптор bytel = 01 h), байт 2-характеристики TLB
команд при использовании страниц по 4 Мбайт (кэш-память, организованная в
виде 1 набора из 2 строк, дескриптор byte2 = 02h), байт 3 -
характеристики TLB, транслирующего адреса данных при использовании
страниц по 4 Кбайт (кэш-память, организованная в виде 16 наборов по 4
строки, дескриптор byte3 = 03h). Дескрипторы в регистре EDX имеют
следующее назначение: байт 0 указывает характеристики общей кэш-памяти 2-
го уровня (кэш-память команд и данных емкостью 256 Кбайт, наборы по 4
строки длиной 32 байт, дескриптор byte0=42h), байт 1 - характеристики
кэш-памяти данных 1-го уровня (8 Кбайт, наборы по 2 строки длиной 32
байт, дескриптор bytel =0Ah), байт 2 - характеристики TLB данных при
использовании страниц по 4 Мбайт (кэш-память, организованная в виде 2
наборов по 4 строки, дескриптор byte2 = 04h), байт 3 - характеристики
кэш-памяти команд 1 -го уровня (8 Кбайт, наборы по 4 строки длиной 32
байт, дескриптор byte3 = 06h). Регистры ЕВХ, ЕСХ при идентификации
семейства Р6 не используются (содержат нулевые дескрипторы).
Команды INVD, WBINVD, INVLPG служат для управления кэш-памятью. Они
являются привилегированными, т. е. выполняются только программами с
максимальным уровнем приоритета CPL = 0.
Команды INVD, WBINVD аннулируют содержимое всех ячеек (строк) внутренней
кэшпамяти данных и кэш-памяти 2-го уровня, запрещая запись/считывание ее
содержимого. При обращениях к памяти после этих команд осуществляется
заполнение строк кэш-памя-ти новым содержимым из основной памяти. Отличие
этих команд состоит в том, что при выполнении команды WBINVD производится
обратная запись из внутренней кэш-памяти в основную память содержимого
тех ячеек (строк), в которые производилась запись информации
(модификация).
Команда INVLPG аннулирует (делает недействительным) содержимое строки в
буфере трансляции страничных адресов TLB, где содержится базовый адрес
страницы, на которой располагается адресуемая ячейка памяти (ml 6 или
т32). В этом случае при последующем обращении к данной странице
выполняется процедура трансляции адреса с помощью хранящихся в основной
