Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
систему, которая совмещала бы достоинства конвейерной и матричных
обработок. Первоначально систолические архитектуры разрабатывались для
узкоспециализированных вычислительных систем. Однако в дальнейшем были
найдены соответствующие алгоритмы для достаточно широкого класса задач,
позволяющие реализовать принципы систолической обработки.
Основной принцип систолической обработки заключается в том, чтобы
выполнить все стадии обработки каждого элемента данных, извлеченного из
памяти, прежде чем вновь поместить в память результат этой обработки.
Этот принцип реализуется систолической матрицей процессорных элементов, в
которой отдельные процессорные элементы объединены между собой прямыми и
регулярными связями, образующими конвейер. Таким образом, может
формироваться несколько потоков операндов, каждый из которых образован
исходными операндами (элементами структуры данных, хранящейся в памяти),
промежуточными результатами, полученными при выполнении элементарных
операций в каждом процессорном элементе, и элементами результирующей
структуры. Потоки данных синхронизированы единой для всех процессорных
элементов системой тактовых сигналов. Во время тактового интервала все
элементы выполняют короткую неизменную последовательность команд (или
одну команду).
Рис. 9.14 иллюстрирует систолическую систему для вычисления "свертки
функции", использующую простую линейную область. Во время тактового
интервала входные данные продвигаются вправо, умножаются на локальный вес
и аккумулируются на выходе в порядке следования.
926
СИСТОЛИЧЕСКИЕ СИСТЕМЫ
y(i) = vvl х x(i) + w2 x x(i +1) + w3 x (i+ 2) + w4 x x(i + 3)
x 8
y3
X 6
-> x 7 ----------------> x 5
У 2
xin xout
W
yin yout
xout = x x = xin yout = yin + W X xin
Рис. 9.14. Пример построения систолической структуры
Систолические архитектуры обладают следующими достоинствами:
• минимизируются обращения к памяти, что позволяет согласовать скорость
работы памяти со скоростью обработки;
• упрощается решение проблем ввода/вывода вследствие уменьшения
конфликтов при обращении к памяти;
• эффективно используются технологические возможности СБИС за счет
регулярности структуры систолической матрицы.
Однако для реализации этих преимуществ необходимо найти для каждой задачи
соответствующие систолические алгоритмы, которые могут быть реализованы
на систолической структуре системы. Такие алгоритмы существуют сегодня
для широкого круга задач, среди которых задачи числовой обработки,
обработки сигналов и символов; умножение и обращение матриц, решение
линейных систем, дискретное преобразование Фурье, кодирование и
декодирование числовых последовательностей и т. д. Большинство этих
алгоритмов сводится к рекуррентным соотношениям того или иного вида. В
зависимости от вида систолического алгоритма, т. е. числа операндов,
участвующих в примитивных операциях, типа этих элементарных операций, М-
последовательности их выполнения выбираются тип процессорного элемента и
структура локальных регулярных связей между ними. К типовым конфигурациям
систолических матриц относятся: линейная (рис. 9.14), для реализации
алгоритмов фильтрации при обработке сигналов, сравнения цепочек литер при
обработке баз данных; прямоугольная, перемножения матриц, нахождения
двухмерных ДПФ; и гексагональная, для выполнения операций обращения
матриц, решения линейных систем уравнений и т. д.
Однако не все алгоритмы могут быть сведены к систолическим, и во многих
случаях приходится отказываться от алгоритмов с меньшей сложностью в
пользу более сложных, но регулярных алгоритмов, отвечающих требованиям
систолической обработки.
927
АРХИТЕКТУРЫ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
9.6. ОБОБЩЕННАЯ АРХИТЕКТУРА ПАРАЛЛЕЛЬНЫХ СИСТЕМ
Рассматривая эволюцию основных подходов к параллельным архитектурам,
можно заметить взаимопроникновение архитектур рассмотренных
вычислительных систем и наличие общей типовой параллельной машинной
организации, показанной на рис. 9.15. Типовая параллельная вычислительная
система включает в себя множество законченных компьютеров, содержащих
один или несколько процессоров (Пр) с кэш-буферами (С) и память (П),
соединенных между собой через масштабируемую коммуникационную сеть.
Управлять генерацией выходных сообщений или приемом входных сообщений
помогает вспомогательный процессорный блок communication assist (CA) -
контроллер.
С одной стороны, объединение всех подходов к построению параллельных
систем в рамках одной общей структуры может показаться существенным
ограничением в области дизайна. С другой стороны, все многообразие
описанных выше подходов реализуется в communication assist (CA) -
контроллере. Все дело в функциональности, которая должна быть им
обеспечена, т. е. каков должен быть интерфейс между процессором, системой
памяти и сетью.
Не удивительно, что различные программные модели определяют собственные,
отличные от других требования к дизайну СА и определяют, какие системные
