Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 520

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 514 515 516 517 518 519 < 520 > 521 522 523 524 525 526 .. 528 >> Следующая

управляющем процессоре. Процессор данных включал бы только ALU, память и
обеспечивал простое взаимодействие с ближайшими соседями.
В SIMD-машинах модель программирования (data parallel programming model)
была напрямую реализована в физическом аппаратном уровне. Обычно
управляющий процессор (Пр) осуществлял рассылку каждой инструкции по
массиву процессорных элементов (data processing element) (ПрЕ), которые
были соединены между собой в форме регулярной решетки, как показано на
рис. 9.12.
Матричные системы ориентированы на большой класс вычислительных задач,
которые требуют выполнения матричных операций или обработки массивов,
т.е. когда выполняются одинаковые операции на уровне каждого элемента
массива или матрицы, вовлекающие в процесс вычисления соседние элементы.
Таким образом, управляющий процессор инструктирует процессоры данных по
выполнению каждой операции над локальным элементом данных или все
выполняют операцию коммуникации/обмена данных (все сразу).
В дальнейшем, в середине 1970-х, векторные процессоры затмили собой
развитие других многопроцессорных систем. Векторные процессоры
интегрировали скалярный процессор с коллекцией функциональных единиц,
которые оперировали с векторными данными на памяти с поплайновой
организацией. Способность оперировать над векторами в любом месте памяти
ликвидировала необходимость размещения используемых структур данных в
жесткую структуру внутренних связей и значительно упростила проблему
получения объединенных данных.
Набор команд первого векторного процессора CDC Star-ЮО включал в себя
векторные операции, которые позволяли комбинировать два источника
векторов из памяти и создавать в памяти вектор результата. Машина
работала на полной скорости тогда, когда векторы были соседними и,
следовательно, основное время тратилось на простое транспонирование
матриц. Сенсационное изменение произошло в 1976 г., когда был представлен
CREY-1, в котором концепция LOAD-STORE архитектуры была расширенна на'
обработку векторов и реализована в процессорах CDC 6600 и CDC 7600 (и
продолжена в современных RISC-машинах). Векторы в памяти с любым
фиксированным шагом по индексу были перенесены в или из соседних
(близких) регистров посредством загрузки вектора и хранения инструкций.
Арифметика выполнялась на векторных регистрах. Использование очень
быстрых скалярных процессоров (80 MHz), интегрированных с векторными
операциями и использующих большую полупроводниковую память, привело к
мировому господству суперкомпьютеров рассматриваемого класса. Более чем
20 последующих лет CRAY Research лидировал на су-перкомпьютерном рынке,
увеличивая пропускную способность передачи векторов в памяти, число
процессоров, число векторных поплайнов и длину векторных регистров.
Рис. 9.12. Структура матричных систем
923
АРХИТЕКТУРЫ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
Второй раз SIMD-компьютеры (data parallel machine,) пережили эпоху своего
возрождения в середине 1980-х, когда развитие VLSI-design привело к
появлению доступного 32-разрядного микропроцессора (это были так
называемые одноразрядные секционные микропроцессоры, или микропроцессоры
с разрядно-модульной организацией). В уникальной петлевой архитектуре в
data parallel-режиме было размещено 32 простых одноразрядных элементарных
процессора на одном чипе, вместе с серией соединений с соседними
процессорами. Совокупность последовательных инструкций была размещена на
управляющем процессоре. Главное было в том, что такие системы с
несколькими серийными процессорными элементами были созданы и имели
разумную цену.
В дальнейшем технологические факторы, которые сделали это bit-serial-
проектирование привлекательным и обеспечили быстрое и недорогое
проектирование на базе однокристальных процессоров с плавающей точкой,
проложили путь очень быстрым микропроцессорам с интегрированными
плавающими запятыми и кэш-памятью. Это устранило ценовые преимущества
консолидированной последовательной лотки, описанной выше, и обеспечило
равенство пиковой производительности на более малом числе полных
процессоров.
Таким образом, пока существует пользовательский уровень абстракции
параллельных операций на больших регулярных структурах данных,
продолжается и предложение интересных решений для рассматриваемого
важного класса проблем. Машинная организация, поддерживая модели data
parallel programming models, развивается по направлению к более общим
параллельным архитектурам множественной кооперации микропроцессоров,
более масштабируемой разделяемой памяти и MPA-машинам, несмотря на то,
что существуют решения в области создания специализированных компьютерных
сетей, поддерживающие глобальную синхронизацию процессоров. В последнем
случае сетевая поддержка выступает в роли барьера, который в особых
точках программы переводит каждый процесс в режим ожидания до тех пор,
пока остальные процессы не достигнут заданной точки синхронизации. В
действительности, SIMD-подход эволюционировал в SPMD (single-programm-
Предыдущая << 1 .. 514 515 516 517 518 519 < 520 > 521 522 523 524 525 526 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed