Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 515

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 509 510 511 512 513 514 < 515 > 516 517 518 519 520 521 .. 528 >> Следующая

для изучения всего многообразия параллельных компьютерных архитектур и
понимания взаимосвязи и взаимного влияния между ними. Одновременно будет
кратко изложен обзор эволюции параллельных машин.
По существу, параллельные компьютеры расширяли обычные концепции
компьютерных архитектур за счет добавления коммуникационной среды.
Коммуникационная архитектура, как и компьютерная, имеет две важные грани.
Они определяются базовыми операциями взаимодействия и синхронизации, а
также организационной структурой, которая реализует данные операции.
Высшим уровнем коммуникационной архитектуры является программная модель,
которая реализована в параллельной системе и используется программистом в
соответствии с областью применения. Модель параллельного программирования
специфицирует образ частей программы, выполняемых параллельно и
обменивающихся между собой информацией, и операции синхронизации,
доступные для координации взаимодействия параллельных частей программы.
Ниже рассмотрены основные классические архитектуры параллельных систем,
реализованные в серийных образцах.
9.1. АРХИТЕКТУРЫ С РАЗДЕЛЯЕМОЙ ОБЩЕЙ ПАМЯТЬЮ
Один из наиболее важных классов параллельных машин - shared memory
multiprocessors - многопроцессорные системы с разделяемой общей областью
памяти. Ключевой характеристикой данных систем является то, что
взаимодействие процессоров осуществляется как обычное выполнение
инструкций доступа к памяти (т. е. loads and stores). Данный класс систем
имеет большую историю развития, начало которой датируется 1960 г.
(система BINAC).
Основа программной модели (Shared address) для таких архитектур, по
существу, есть разделение времени доступа к общей области памяти (time -
sharing). В процессах часть их адресного пространства является
разделяемой с другими процессами. Каждый процесс имеет виртуальную
область памяти, состоящую из адресного пространства разделяемой памяти и
собственного адресного пространства. На рис. 9.1 представлена типовая
модель взаимодействия процессоров через механизм разделяемой общей
памяти. На рисунке показана связь виртуального адресного пространства
процессов (р0 - рп), состоящего из разделяемой и собственной областей, с
физической областью памяти.
911
АРХИТЕКТУРЫ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
Физическая область
Рис. 9.1. Взаимодействие процессов в модели разделяемой общей памяти
Операции записи и чтения в разделяемую область памяти требуют
дополнительного контроля, т. е. операционная среда выполняет специальные
функции синхронизации процессов (операций записи и чтения в разделяемую
область памяти). Например, должна быть блокирована операция чтения данных
одного процесса до тех пор, пока в данную ячейку не будет записан
результат процесса-предшественника.
Коммуникационное оборудование систем с общей памятью позволяет расширять
системную память естественным образом. По существу, большинство
компьютерных систем позволяют процессору и ряду контроллеров ввода/вывода
обеспечивать доступ к набору модулей памяти через некоторую
коммуникационную среду, как показано на рис. 9.2.
Большинство вычислительных систем содержат один или более модулей памяти
(П), доступной процессору, и контроллеры ввода/вывода через аппаратную
коммуникационную среду.
Наращивание мощности системы достигается простым добавлением процессоров,
модулей памяти и числа контроллеров ввода/вывода (которые также являются
разделяемыми) в зависимости от требований к системе. На рис. 9.2.
дополнительный процессор выделен тонировкой. При этом реальный рост
производительности всей системы существенно зависит от специфики
системной организации конкретного компьютера, так как рост числа
процессоров и процессов приводит постепенно к несбалансированности между
частотой обращений к разделяемой памяти и выполнением собственно
программ. Это определяется тем, что на практике не удается реализовать
идеальную - Parallel Random Access Machine (PRAM), когда любой процессор
может осуществить доступ к любой ячейке
912
АРХИТЕКТУРЫ С РАЗДЕЛЯЕМОЙ ОБЩЕЙ ПАМЯТЬЮ
Рис. 9.2. Расширение системы с общей памятью
памяти в любой момент времени. Для реализации данного принципа обычно
используют иерархическую организацию разделяемой памяти, т. е. уменьшают
количество обращений за счет, например, использования кэш-памяти (С).
Можно выделить несколько основных типов коммуникационных сетей,
используемых в архитектурах разделяемой общей памяти (рис. 9.3).
Для удовлетворения требований по загрузке системы она может иметь
несколько каналов ввода/вывода, которые обеспечивают прямой доступ к
каждому модулю памяти. Такого типа системы имеют организацию
перекрестного соединения (switch connecting) процессоров (Пр), нескольких
каналов ввода/вывода (I/O) и нескольких модулей памяти (П), показанной на
рис 9.3, а. Размерность рассматриваемой структуры определяется числом
входов/выходов аппаратного коммутатора (swith). В ранних системах размер
и стоимость рассматриваемой коммуникационной среды ограничивались малым
Предыдущая << 1 .. 509 510 511 512 513 514 < 515 > 516 517 518 519 520 521 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed