Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 514

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 508 509 510 511 512 513 < 514 > 515 516 517 518 519 520 .. 528 >> Следующая

линкирования файл будет далее впрямую использоваться САПР Triscend
FastChip.
Этап 6. Монтирование ресурсов конфигурируемой логики
Следующим этапом является компиляция аппаратной части кристалла (FPGA).
Список цепей, соединяющих модули CSL, и информация, настраивающая вентили
на требуемый режим функционирования, должны быть преобразованы в файл
конфигурации реального кристалла. Входящие в состав САПР Triscend
FastChip средства и прежде всего утилита Bind позволяют создавать память
конфигурации FPGA, определяющую будущее поведение кристалла. Результаты
работы на этом и предыдущем этапах позволяют однозначно определить
содержание как памяти программ МК, так и памяти конфигурации FPGA.
Этап 7. Загрузка проекта
Как и в большинстве других БИС ПЛ, семейство кристаллов ТЕ5 фирмы
"Triscend" позволяет загружать проект в реальный кристалл различными
способами. Возможны следующие варианты загрузки проекта: в оперативную
память БИС ТЕ5, в последовательную
909
ПРОЕКТИРОВАНИЕ МПС
память EPROM, во внешнюю память типа SRAM, во внешнюю память типа Flash
Memory или в параллельную EPROM. Загрузка проекта в постоянную память
обычно является финальным шагом в проектной процедуре. Наличие же
возможности загружать проект в ОЗУ реальных микросхем непосредственно из
персонального компьютера (с помощью JTAG-интерфейса) позволяет построить
более эффективную процедуру верификации проекта.
Этап 8. Натурная отладка проекта
Как уже отмечалось, кристаллы ТЕ5 фирмы "Triscend" поддерживают
расширенный вариант JTAG-интерфейса, обеспечивающего загрузку и
программной и аппаратной частей проекта внутрь кристалла. В связи с этим
возникают два варианта комплексной отладки проекта. Один состоит в
использовании возможностей, заложенных в типовые инструментальные
средства отладки микропроцессорных систем (например, с помощью уже
упоминавшегося пакета фирмы "Keil Sofware"). Другой вариант опирается на
возможности, заложенные в САПР Triscend FastChip.
САПР FastChip может работать не только в режиме редактирования и
компиляции проекта, но и в режиме отладки реальной аппаратуры (Real-Time
In-System Debud). Этот вариант отладки проекта непосредственно в целевой
системе имеет целый ряд преимуществ по сравнению с отладкой при помощи
моделирующих программ и даже по сравнению с прототипными системами. САПР
позволяет загружать отлаживаемый вариант программ-' ной и
конфигурационной памяти в реальную БИС целевой системы и отлаживать
проект с требуемыми временными параметрами и при наличии всего целевого
окружения (software и hardware). Удобство и эффективность комплексной
отладки аппаратно-программных средств в САПР FastChip достигается за счет
возможности устанавливать точки останова в отлаживаемых программах путем
занесения информации в специальные, встроенные в кристаллы ТЕ5 аппаратные
средства (Hardware Breakpoint Unit). Переход САПР FastChip в режим
отладки (Debug) сопровождается открытием в основном меню дополнительного
окна наблюдения за отлаживаемыми объектами (Debug Watch). Информация о
состоянии отдельных модулей проекта и величинах, выбранных для наблюдения
параметров, возможность модифицировать величины адресуемых элементов
проекта, потактовое или пошаговое выполнение программы позволяют
существенно упростить процедуру поиска обычно трудно локализуемых
допущенных в проекте ошибок.
Для ускорения разработок проектов фирма "Triscend", как и большинство
других фирм -производителей БИС ПЛ, выпускает специальную отладочную
плату (Triscend Evaluation Board), содержащую в своей основе кристалл
TE520S40. Весь комплекс средств, связанных с проектированием
программируемой логики класса реконфигурируемых систем на кристалле
(CSoC), начиная от архитектуры кристаллов и кончая ресурсами САПР,
поддерживающих создание реальной аппаратуры на всех этапах разработки,
позволяет существенно уменьшить время проектирования и ускорить выпуск
конечной продукции на рынок.
ГЛABА9
АРХИТЕКТУРЫ ПАРАЛЛЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
Параллельные компьютеры интересны тем, что предлагают концентрацию
вычислительных ресурсов, ресурсов памяти, высокоскоростных каналов
ввода/вывода для решения важных вычислительных проблем с использованием
принципов параллельной обработки информации.
Именно такое неформальное определение понятия параллельного компьютера,
как "совокупность процессорных элементов, которые взаимодействуют и
кооперируются для быстрого решения серьезных задач" (Almasi and Gottlieb,
1989), включает в себя и суперкомпьютеры с сотнями и тысячами
процессоров, и рабочие станции, объединенные в сеть, и многопроцессорные
рабочие станции, и встроенные системы.
Детальный анализ современных тенденции в развитии вычислительной техники
в области использования вычислительных систем, развития технологической
базы, компьютерных архитектур, суперкомпьютеров показывают естественный
переход от однопроцессорных систем к многопроцессорным.
Целью данной главы является определение структур вычислительных систем
Предыдущая << 1 .. 508 509 510 511 512 513 < 514 > 515 516 517 518 519 520 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed