Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
способны выполнять требования множества стандартов на сигналы передачи
данных, число которых может доходить до 20.
Свойства и возможности FPGA зависят прежде всего от ключевых
архитектурных факторов - типа логических блоков и системы межсоединений.
Важной характеристикой логических блоков (ЛБ) является зернистость
(granularity). Зернистость характеризует уровень разбиения схемы блока на
коммутируемые при программировании части. Примерами наиболее
мелкозернистых логических блоков могут служить цепочки транзисторов с р-
и л-каналами, с помощью которых можно собирать логические схемы
непосредственно из пар транзисторов по обычной методике реализации КМОП-
логики. Мелкозернистость придает гибкость использованию схемных элементов
кристалла, но усложняет систему межсоединений. Более крупнозернистые
блоки используются в большинстве FPGA и имеют довольно разнообразный
характер.
Типичными представителями логических блоков FPGA являются:
• логические модули на основе мультиплексоров;
• логические модули на основе программируемой памяти (блоки типа LUT -
Look-Up Tables).
Известно, что мультиплексоры могут работать в режиме универсальных
логических модулей, если на их адресные входы подавать аргументы
переключательной функции, а на информационные - настроечные сигналы. При
настройке константами 0 и 1 мультиплексор размерности 2" - 1
воспроизводит функции л переменных, что иллюстрируется на рис. 7.11, а
примером для функции двух переменных. Действительно, комбинация х, х0 =
00 определяет передачу на выход мультиплексора сигнала D0 с нулевого
информационного входа. Если на этом входе задано в качестве настроечного
сигнала значение функции при нулевом аргументе F(0), то на выходе получим
искомый результат. Комбинация х,х0 = 01 передает на выход сигнал D1, и
если D1 = F(1), то получим необходимый результат и для этого набора
аргументов и т. д. Таким образом можно получать с помощью мультиплексора
любую функцию л аргументов.
В некоторых FPGA применяют логические блоки, состоящие из нескольких
малоразмерных мультиплексоров (2 - 1, 4 - 1), получая при этом
программируемые логические блоки с широкими логическими возможностями.
а)
б)
*1 *о
Рис. 7.11. Схема мультиплексора в режиме логического блока (а) и схема
табличного логического блока (б)
784
FPGA - ПРОГРАММИРУЕМЫЕ ПОЛЬЗОВАТЕЛЕМ ВЕНТЕЛЬНЫЕ МАТРИЦЫ
Самые распространенные логические блоки FPGA - табличные (LUTs). Эти
блоки называют часто табличными функциональными преобразователями. В них
используются программируемые запоминающие устройства. При этом набор
аргументов служит адресом, по которому записывается соответствующее
значение функции, если память имеет одноразрядную организацию, или
значения m функций, если разрядность хранимых слов равна т. Число
аргументов воспроизводимых функций равно разрядности адреса памяти.
Табличные функциональные преобразователи (рис. 7.11, б) воспроизводят
любые функции данного числа аргументов.
Для систем межсоединений FPGA характерны сегментированные линии,
составленные из отдельных отрезков, соединяемых друг с другом
программируемыми элементами. Программируемые соединительные элементы
могут быть размещены в так называемых переключательных блоках,
конфигурируемых так, чтобы составить из сегментов необходимые цепи.
Программируемые соединительные элементы (ключи) вносят в линии передач
сигналов задержки, так как имеют паразитные параметры (сопротивление R и
емкость С). Задержки, обусловленные постоянными времени ключей RC,
доминируют над другими, так что число ключей в линии передачи сигнала
практически определяет и задержку в линии связи.
Выбор длин сегментов - непростая задача, поскольку короткие сегменты
затрудняют передачи сигналов на большие расстояния (появится большое
число ключей в линии), а длинные сегменты неудобны для реализации
коротких передач. Обычно применение однотипных сегментов не может дать
удовлетворительных результатов, и система межсоединений организуется как
иерархическая. Так, например, в широко известных FPGA фирмы "Xilinx"
ресурсы межсоединений содержат основные связи (General Purpose
Interconnects) с сегментами единичной длины, основные связи с сегментами
двойной длины, так называемые прямые связи для соединения логических
блоков с ближайшими соседями (Direct Connects) и длинные линии (Long
Lines), пересекающие кристалл по всей его длине и ширине для передач
сигналов на большие расстояния и с малыми задержками.
На рис. 7.12, а представлена структура FPGA с простейшей системой
межсоединений, содержащей только основные связи с единичной длиной
сегментов. Через ЛБ обозначены
Рис. 7.12. Структура FPGA с межсоединениями общего назначения (а), схема
переключательного блока (б) и узла пересечения линий с программируемыми
соединениями в этом блоке (в)
785
ПРОГРАММИРУЕМАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ
Рис. 7.13. Полные ресурсы межсоединений в микросхемах семейства ХС4000Е
