Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
семейств микросхем. Семейства, в свою очередь, представлены совокупностью
микросхем, отличающихся своими архитектурными и схемотехническими
особенностями. Так образуется чрезвычайно большое число вариантов
микросхем, и на первый взгляд сориентироваться в их многообразии
достаточно сложно. Вместе с тем при внимательном рассмотрении
обнаруживается, что для построения разных вариантов микросхем
программируемой логики используется та или иная комбинация типичных
элементов и блоков, число которых относительно невелико. Такие элементы и
блоки рассмотрены ниже.
Простейшими элементами, обеспечивающими конфигурирование микросхем на
заданное функционирование, являются рассмотренные ранее программируемые
элементы связей (перемычки типа "antifuse", ЛИЗМОП-транзисторы с
плавающим затвором, ключевые транзисторы, управляемые триггерами памяти
конфигурации). Такие элементы могут просто замыкать или размыкать участки
цепей, в которые они включены, либо входить в схемы резисторных делителей
напряжения с программируемым коэффициентом деления для задания сигналов
логического нуля или логической единицы. На рис. 7.9, а показан делитель
напряжения, состоящий из резистора с постоянным сопротивлением R и
программируемого сопротивления Rn, выходное напряжение делителя U = t/(
RJ(R + Rn )¦ В зависимости от программирования сопротивление Rnp имеет
значения " R или Rn " R. В первом случае напряжение U мало (близко к
нулю) и с делителя снимается сигнал логического нуля, во втором случае
значение U близко к 1/гг и соответствует логической единице.
Для конфигурирования межсоединений, а также построения логических блоков
используются программируемые мультиплексоры. В первом из названных
режимов (рис. 7.9, б) мультиплексор можно условно отобразить в виде
переключателя, который под управлением адресующих входов (в данном случае
это двухразрядное двоичное число ef) передает на выход Родну из входных
величин - а, Ь, с или d. На линии каждого входа отмечена комбинация
адресующих величин, подключающая данный вход к выходу мультиплексора. В
условном обозначении программируемого мультиплексора в режиме коммутации
сигналов (рис. 7.9, в) факт программируемости обозначается кружком на
адресующем входе. При программировании устанавливается определенный код
ef и соответственно ему связь между выходом схемы и одним из входов. Для
часто применяемых программируемых мультиплексоров размерности 2-1
условное обозначение имеет вид, изображенный на рис. 7.9, г. Комбинации
адресующих величин против линий входов могут и не показываться, если в
этом нет необходимости.
В п. 7.1.2 указано, что логические блоки CPLD выполняются как
двухуровневые схемы И-ИЛИ, на входы которых подаются парафазные входные
переменные. Логические блоки FPGA более разнообразны и могут представлять
собою простые логические ячей-
779
ПРОГРАММИРУЕМАЯ ЛОГИКА И ЕЕ ПРИМЕНЕНИЕ В МИКРОПРОЦЕССОРНЫХ СИСТЕМАХ
а;
Antifuse Транзистор с пла- Транзистор, управ-
вающим затвором ляемый триггером
Л
й
т
>
EEPROM, Flash
SRAM-based
в)
г)
Рис. 7.9. Схемы выработки программируемых сигналов управления (а) и
программируемых
мультиплексоров (б, в, г)
ки (SLC, Small Logic Cells), схемы на основе мультиплексоров или
табличные функциональные преобразователи (LUTs, Look-Up Tables).
Подробнее логические (функциональные) блоки разных ИС ПЛ рассмотрены
ниже, здесь же остановимся на способах повышения функциональной гибкости
логической обработки сигналов, используемых как в FPGA, так и в CPLD.
Из числа приемов дополнительной обработки сигналов, получаемых от
основных логических блоков, можно выделить следующие.
1. Программирование полярности вырабатываемых функций. Этот прием
наиболее характерен для CPLD , реализующих функции в форме ДНФ (SOP). В
этом случае можно "сыграть" на том, что логическая функция F и ее
инверсия F не идентичны по сложности и выражения для них могут иметь
существенно различные числа термов. Имея возможность перехода от прямых
значений функций к их инверсиям и наоборот, можно выбирать для реализации
в основном логическом блоке более простую из этих форм независимо от
того, какая из этих двух функций понадобится в последующих операциях.
Схемотехнически программирование полярности логических переменных
осуществляется с помощью двух входового элемента сложения по модулю 2, на
один из входов которого подается логическая переменная, а на второй -
константа "О" или "1" (рис. 7.10, а). Схема программируется заданием
определенного состояния ключевому транзистору Т. Если он открыт и
находится в низковольтном состоянии, то напряжение на нижнем входе
элемента М2 отображает логический нуль и F = /-'*(c) 0 = F *. Если же
транзистор заперт, то на нижнем входе элемента М2 действует высокое
напряжение, близкое к и , т. е. отображается сигнал логического нуля и F
- F* (c) 1 = F*.
780
ТИПИЧНЫЕ ФРАГМЕНТЫ СХЕМОТЕХНИКИ ИС ПЛ. ОБЩИЕ СВОЙСТВА ИС ПЛ
Рис. 7.10. Схемы программирования полярности логических функций (а),
