Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 422

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 416 417 418 419 420 421 < 422 > 423 424 425 426 427 428 .. 528 >> Следующая

• компаратора;
• логики управления, которая отвечает за генерацию выходных импульсов на
выводах PWM, прерываний и битов статуса.
Если в регистр счета PWMAn (PWMACRn) загружается данное из ядра
процессора, поступающее через общую шину данных, то при появлении фронта
сигнала несущей частоты:
• данные будут передаваться в буферный регистр PWABUFn;
• 15-битный счетчик PWACNn начнет счет на увеличение;
• будет активизирован сигнал PWAPn или сигнал PWANn (в зависимости от
знака данных - PWABUFn(23)).
Когда компаратор определяет равенство значений PWABUFn и PWBCN, выходной
сигнал (PWAPn или PWANn) переводится в неактивное состояние. На рис. 6.57
показан двигатель, управляемый выводами PWAP1 и PWBN1.
Выход
широтно- Регистр счета
импульсного р модулятора
Г
Несущая частота
Выход предварительного масштабирования
Рис. 6.55. Диаграмма управления широтно-импульсным модулятором
744
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
I
Обшая шина данных
I
PWMA
О
PWAP0 ? <
? <
PWAN0
PWACR0
PWABUF0
16
Прерывания
Компаратор и логика управления
15
15- битиый счетчик PWACN0
PWAC0
PWMA
1
PWAP1
? -
PWAN1
PWACR1
PWABUF1
Т
Компаратор и логика управления
Прерывания
15
15- битный счетчик PWACN1
PWAC1
PWMA
2
PWAP2 ? "
PWAN2
PWACR2
PWABUF2
16
Компаратор и логика управления
Прерывания
15
15 - битиый счетчик PWACN2
?
PWAC2
J i
PWACLK
? Rwfinp Н Предварительное 7-би- Логика тнос масштабирование управления

CLK/2

Тактовый сигнал и PWACSR0
логика управления
PWACSRI |

О Внешний вывод
Рис. 6.56. Структурная схема PWMA
+V
Рис. 6.57. Пример управления двигателем постоянного тока на основе PWMA
745
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Если в PWACN1 загружается положительное значение, выводом PWAP1 можно
управлять с помощью переключателей S, и S4 и создавая положительный ток
I,. Когда число в PWACN1 приближается к нулю, то и электродвижущая сила
стремится к нулю. Если в PWACN1 загружается отрицательное значение,
выводом PWAN1 можно управлять с помощью переключателей S2 и S3, создавая
отрицательный ток lL. Таким образом, можно получить противоположное
направление движения двигателя.
Тактовый сигнал и логика управления PWMA. Тактовый сигнал используется
для инкремента счетчиков PWMAO, PWMA1, PWMA2.
Тактовый сигнал может быть:
• внешним, получаемым через вывод PWACLK; в этом случае внешний тактовый
сигнал является внешне синхронизируемым по внешнему тактовому сигналу и
входу блока предварительного масштабирования; эта частота должна быть
ниже, чем внутренний тактовый сигнал ядра 56К, деленный на 2 (CLK/2);
• внутренним, получаемым от тактового сигнала ядра 560ХХ после
предварительного масштабирования; максимальный уровень тактовой частоты
для счетчиков равен половине тактовой частоты ядра 56К (CLK/2).
Если сигнал несущей частоты программируется как внутренний, то внутренний
сигнал, который эквивалентен "фронту сигнала несущей частоты", возникает
в следующих случаях:
• счетчик осуществляет циклический переход (т. е. PWACNn выполняет
инкрементирование от $7FFF до 0);
• разрешается работа модуля PWMAn (WAEn = 1) после того, как бит был
предваритель-
но сброшен (WAEn = 0).
Если используется меньше чем 16 бит в дробных данных, то счетчик
выполняет циклический переход в соответствии с шириной данных (т. е. если
ширина данных равна 15 (т. е. 14 бит плюс знаковый бит), то счетчик
выполняет циклический переход после того, как достигает значения 3FFF).
"Ширина" счетчика может быть запрограммирована в диапазоне от 9 до 16 бит
(т. е. счетчик может выполнить циклический переход, когда достигнет
значения от $FF до $7FFF в соответствии со значением в битах WAW(2:0) в
PWACSR0). Структура PWMB. На рис. 6.58 показана внутренняя архитектура
PWMB.
Регистры счета PWMB (PWMBO, PWMB1). Каждый из блоков - PWMBO, PWMB1
состоит из следующих элементов:
• 16-битного регистра счета (PWBCFtn);
• 16-битного буферного регистра (PWBBUFn);
• компаратора;
• логики управления, которая отвечает за генерацию выходных импульсов на
выводах PWM, прерываний и битов статуса.
Если в регистр счета PWMBn (PWMBCFtn) из процессора через общую шину
данных загружается положительное дробное число, то при появлении фронта
сигнала:
• данные будут передаваться в буферный регистр PWBBUFn;
• 15-битный счетчик PWBCNn начнет счет на увеличение;
• будет активизирован сигнал PWBn.
Когда компаратор определяет равенство значений PWBBUFn и PWBCN, выходной
сигнал (PWBn) переводится в неактивное состояние (рис. 6.58).
Тактовый сигнал и логика упарвления PWMB. Тактовый сигнал, используемый
для инкремента счетчиков PWMBO, PWMB1 (рис. 6.58) может быть:
• внешним, получаемым через вывод PWBCLK; в этом случае внешний тактовый
сигнал является внешне синхронизируемым по внешнему тактовому сигналу и
входу блока
746
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP560Q0
Общая шина данных
PWBCR0
PWDBUF0
Прерывания
PWMB О------
$ 5
PW ВО Компаратор и PWB1 Компаратор и
Предыдущая << 1 .. 416 417 418 419 420 421 < 422 > 423 424 425 426 427 428 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed