Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
записан с помощью последовательного интерфейса ОпСЕ. Перед выполнением
точек останова регистр должен быть загружен из внешнего контроллера
команд.
740
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
DSCK
Рис. 6.54. Логика задания точек останова
Регистр нижней границы памяти (OMLLR. Это 16-битный регистр, хранящий
нижнюю границу памяти точек останова. Регистр может быть прочитан или
записан с помощью последовательного интерфейса ОпСЕ. Перед выполнением
точек останова регистр должен быть загружен из внешнего контроллера
команд.
Компаратор верхнего адреса памяти (ОМНС). Компаратор верхнего адреса
сравнивает текущий адрес памяти (в OMAL) с содержимым OMULR. Если OMULR
выше или равен OMAL, компаратор вырабатывает сигнал, показывающий, что
адрес меньше или равен верхней границе.
Компаратор нижнего адреса памяти (OMLC). Компаратор нижнего адреса
сравнивает текущий адрес памяти (в OMAL) с содержимым OMLLR. Если OMLLR
ниже или равен OMAL, компаратор вырабатывает сигнал, показывающий, что
адрес больше или равен нижней границе.
Счетчик точек останова (ОМВС). 24-битный счетчик загружается величиной,
равной числу циклов доступа к памяти минус единица, которые должны
предшествовать выполнению точек останова. Доступ к памяти определяется
битами ВСЗ-ВСО в регистре OSCR и регистрами верхней и нижней границ
адресов. Во время выполнения каждого доступа счетчик точек останова
декрементируется. Когда значение счетчика достигает нуля, кристалл
переходит в режим отладки. Счетчик может быть прочитан или записан с
помощью последовательного интерфейса ОпСЕ. При изменении адресов верхней
или нижней границы счетчик должен быть перезаписан. Это гарантирует сброс
логики точек останова и то, что предыдущие события никоим образом не
отразятся на новых событиях. Счетчик сбрасывается по аппаратному сбросу.
741
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
Логика трассировки ОпСЕ. Логика трассировки ОпСЕ позволяет пользователю
выполнять инструкции за один или несколько шагов перед возвращением
кристалла в режим отладки и ожиданием команд по последовательному порту
отладки. Счетчик трассировки позволяет выполнить более чем одну
инструкцию в реальном времени перед возвращением кристалла в режим
отладки. Это устройство помогает разработчику программного обеспечения
отлаживать участки кода, которые имеют разветвления, а также бесконечные
циклы. Счетчик трассировки разрешает пользователю также считать число
инструкций, выполняемых в сегменте кода.
Для инициализации режима трассировки счетчик загружается определенной
величиной, в РС устанавливается адрес инструкции, выполняемой в реальном
времени, бит ТМЕ в OSCR устанавливается в "1"; процессор выходит из
режима отладки при выполнении соответствующей команды от внешнего
контроллера команд. При выходе из режима отладки счетчик декрементируется
после выполнения каждой инструкции. Прерывания обслуживаются, и все
инструкции вызывают декремент счетчика трассировки. Когда значение
счетчика трассировки становится равным нулю, процессор возвращается в
режим отладки, бит ТО в OSCR устанавливается в "1", контакт DSO
показывает, что процессор вошел в режим отладки и требует обслуживания.
Счетчик трассировки - 24-битный счетчик, который может быть прочитан,
записан или сброшен по последовательному интерфейсу ОпСЕ. Если требуется
выполнить N инструкций перед возвращением в режим отладки, в счетчик
должно быть загружено значение N-1. По аппаратному сбросу счетчик
сбрасывается в "О".
Методы входа в режим отладки. В режиме отладки появляется импульс низкого
уровня на линии DSO, информирующий внешний контроллер команд о том, что
DSP находится в режиме отладки и ожидает команды.
Внешний запрос отладки по RESET. DSP входит в режим отладки при наличии
сигналов активного уровня на линиях -.RESET и -.DR. После приема ответа
кристалла внешний контроллер команд должен сбросить сигнал -.DR перед
посылкой первой команды. DSP не выполняет никакой инструкции перед входом
в режим отладки.
Внешний запрос отладки при обычном функционировании. Появление сигнала
активного уровня на линии -.DR во время обычного функционирования
процессора вызывает завершение выполнения текущей инструкции и переход в
режим отладки. После приема ответа кристалла внешний контроллер команд
должен сбросить сигнал -.DR перед посылкой первой команды. В данном
случае кристалл полностью выполняет текущую команду и останавливает
выборку следующей команды.
Внешний запрос отладки при выполнении инструкции STOP. Появление сигнала
активного уровня на линии -.DR, когда кристалл находится в
приостановленном состоянии (по инструкции STOP), и сохранение этого
сигнала до появления ответного импульса на DSO вызывает выход кристалла
из приостановленного состояния и вход в режим отладки. После приема
ответа кристалла внешний контроллер команд должен сбросить сигнал -.DR
перед посылкой первой команды. В данном случае кристалл завершает
выполнение инструкции STOP и останавливается после защелкивания следующей
