Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 408

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 402 403 404 405 406 407 < 408 > 409 410 411 412 413 414 .. 528 >> Следующая

Установка флага TRNE означает, что сдвиговый регистр передатчика и
регистр данных пусты, т. е, в передатчике нет данных. При установке этого
бита данные записывают-
717
ПРОЦЕССОРЫ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
ся в один из трех блоков STX, или STXA передается в сдвиговый регистр
передатчика и передаются первые данные. TRNE сбрасывается, когда TDRE
очищается при записи данных в регистр STX или STXA, при передаче
преамбулы по холостой линии, при останове передачи. Назначение этого бита
- указывать, что передатчик пуст. Следовательно, данные, записанные в STX
или STXA, будут передаваться следующими (в сдвиговом регистре передатчика
нет слова для передачи). Эта процедура используется для инициализации
передачи сообщения. TRNE устанавливается в "1" при программном,
аппаратном сбросах и сбросе по STOP.
Регистр данных передатчика пуст (TDRE - бит 1).
Бит равен единице, если регистр данных передатчика пуст. Если бит
установлен, новые данные могут записываться в один из регистров
передатчика или регистр адреса данных (STXA). TDRE очищается при
программном, аппаратном сбросах и сбросе по STOP.
В синхронном режиме при внутренней синхронизации между записью STX и
установкой бита TDRE формируется задержка до 5,5 циклов, показывающая,
что данные передаются из STX в сдвиговый регистр передатчика. Между
записью данных в STX и передачей их в сдвиговый регистр задержка
составляет от двух до четырех циклов. Кроме того, TDRE устанавливается в
середине передачи 2-го бита. В случае использования внешней синхронизации
и если синхронизация прекращается, передатчик останавливается. TDRE не
может быть установлен во время передачи 2-го бита после начала внешней
синхронизации. Прекращение синхронизации после 1-го бита приводит к
неопределенной задержке TDRE.
В асинхронном режиме флаг TDRE устанавливается в "1" после сдвига первого
слова. TDRE устанавливается в течение 2 циклов после старт-бита.
Регистр данных приемника заполнен (RDRF- бит 2).
Бит устанавливается при появлении в регистре данных приемника корректных
данных из сдвигового регистра приемника. Бит очищается при программном,
аппаратном сбросах и сбросе по STOP.
Флаг холостой линии (IDLE-бит 3).
Бит устанавливается, если приняты 10 или 11 единичных
последовательностей. Переход IDLE из "О" в "1" вызывает прерывание по
ILIE. Бит сбрасывается при определении старт-бита, при программном или
аппаратном сбросах и сбросе по STOP.
Флаг ошибки по выходу за границы (OR - бит 4).
Флаг устанавливается, если байт готов для передачи из сдвигового регистра
приемника в регистр данных приемника (SRX), который полон. Флаг
показывает, что данные из регистра данных могут быть потеряны. Бит OR
сбрасывает биты FE и РЕ, поскольку его приоритет выше. Бит очищается при
чтении регистра статуса следом за чтением SRX, при программном,
аппаратном сбросах и сбросе по STOP.
Ошибка четности (РЕ- бит 5).
В 11-битном асинхронном режиме бит устанавливается, если обнаружен
некорректный бит четности в принимаемых данных. Если бит РЕ установлен,
это не запрещает дальнейшую передачу данных в SRX. Бит очищается при
программном, аппаратном сбросах и сбросе по STOP. В 10-битном
асинхронном, 11-битном мультитчечном и 8-битном синхронном режимах бит РЕ
очищается всегда, поскольку бит четности в этих режимах не используется.
Флаг ошибки фрейма (FE-бит 6).
Бит устанавливается в асинхронном режиме, если не обнаружено стоп-бита в
принимаемых данных. FE и RDRF устанавливаются при пересылке принятого
слова в SRX. Таким образом, FE запрещает дальнейшую передачу данных в
SRX, пока не сброшен. Бит очищается при программном, аппаратном сбросах и
сбросе по STOP. В 8-битном синхронном режиме бит FE всегда сброшен.
718
ПРОЦЕССОРЫ СЕМЕЙСТВА DSP56000
Бит принимаемого адреса (R8- бит 7).
В 11 -битном асинхронном мультиточечном режиме бит R8 используется для
указания характера принимаемых данных - адрес это или данные. Бит
очищается при программном, аппаратном сбросах и сбросе по STOP.
Регистр управления синхронизацией (SCCR). Это 16-битный регистр
чтения/записи, управляющий выбором режима синхронизации и скоростью
передачи интерфейса SCI. При аппаратном сбросе регистр очищается.
Генератор скорости передачи приведен на рис. 6.39.
Делитель частоты (CD11-CD0- биты 11 -0).
Биты используются для переустановки 12-битного счетчика, который
декрементируется с частотой, равной половине частоты генератора на
кристалле. Счетчик не доступен пользователю. При достижении нулевого
значения счетчик перезагружается значением, содержащимся в данных битах.
Биты очищаются при программном и аппаратном сбросах.
Делитель выходной частоты (COD - бит 12).
Выходной делитель частоты управляется этим битом. В синхронном режиме
частота делится на два; в асинхронном режиме, если COD = 0 и ТСМ = О, RCM
= 0, частота делится на 16; если COD = 1 и ТСМ = О, RCM = 0, частота
выдается на линию SCLK без изменений. Бит очищается при программном,
Предыдущая << 1 .. 402 403 404 405 406 407 < 408 > 409 410 411 412 413 414 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed