Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 40

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 34 35 36 37 38 39 < 40 > 41 42 43 44 45 46 .. 528 >> Следующая

прерываний в защищенном режиме;
TSD- разрешает при установке значения TSD = 1 выполнение команды RDTSC
(чтение содержимого таймера реального времени) только программам с
максимальным уровнем приоритета 0, при TSD = 0 эта команда может
выполняться программой с любым уровнем приоритета;
DE- при установке значения DE = 1 вызывает исключение #UD в случае
обращения к регистрам отладки DR4, DR5, которые отсутствуют в процессорах
Pentium, Р6; при DE = 0 при обращении кэти регистрам реализуется
обращение к регистрам DR6, DR7;
PSE- расширяет размер адресуемых страниц до 4 Мбайт при установке
значения PSE = 1, при значении PSE = 0 сохраняется размер страниц 4
Кбайт;
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
РАЕ - обеспечивает расширение разрядности физического адреса до 36 бит
при установке значения РАЕ = 1;
MCE- разрешает реализацию исключения машинного контроля #МС при установке
значения МС = 1;
PGE-позволяет при значении PGE = 1 определять некоторые страницы (часто
используемые или используемые несколькими процессорами) как глобальные
(путем установки бита глобальности G = 1 в указателе страницы или
раздела); при очистке буфера страничной трансляции TLB командой MOV CR3
адреса глобальных страниц сохраняются;
РСЕ-разрешает при установке значения РСЕ = 1 выполнение команды RDPMC
(чтение содержимого счетчиков, характеризующих эффективность работы
процессора) программой с любым уровнем привилегий; при значении РСЕ = 1
эта команда может выполняться только программой с максимальным уровнем
привилегий 0.
OSFXCR-разрешает при установке значения OSFXCR = 1 выполнение команд
FXSAVE/ FXRSTOR, используемых для сохранения/восстановления состояния
регистров блоков FPU, ММХ, SSE при переключении задач.
Более подробно назначение этих управляющих битов описано в последующих
разделах, где рассматриваются соответствующие режимы функционирования
процессора.
Регистры системных адресов GDTR, IDTR, LDTR, TR (см. рис. 2.6) служат для
обращения к таблицам и сегментам, с помощью которых осуществляется
адресация памяти в защищенном режиме:
GDT-таблица глобальных дескрипторов;
ЮТ-таблица дескрипторов прерываний;
LDT - таблица локальных дескрипторов;
TSS-сегмент состояния задачи.
Регистр таблицы глобальных дескрипторов GDTR и регистр таблицы
дескрипторов прерываний IDTR содержат 32-разрядные базовые адреса и 16-
разрядные размеры таблиц GDT и ЮТ. Эти таблицы являются общими для всех
задач. В регистр таблицы локальных дескрипторов LDTR и регистр задачи TR
заносятся 16-разрядные селекторы, позволяющие обратиться к таблице LDT и
сегменту TSS, которые определены для каждой отдельной задачи. С каждым из
этих регистров связан программно недоступный регистр дескриптора
сегмента.
Процессоры Р6 содержат также восемь 32-разрядных регистров отладки DR7-0.
2.1.4. ВНУТРЕННЯЯ КЭШ-ПАМЯТЬ
Кэш-память представляет собой быстродействующую буферную память
ограниченного объема, которая располагается между процессором и
относительно медленной основной памятью. В процессе работы отдельные
блоки информации копируются из основной памяти (ОЗУ) в кэш-память.
Процедура загрузки информации из ОЗУ в кэш-память называется
кэшированием. Когда процессор обращается за командой или данными, то
сначала проверяется их наличие в кэш-памяти. Если необходимая информация
находится там, то она быстро извлекается, так как обращение к кэш-памяти
производится стактовой частотой процессора. Такой случай обращения
называют кэш-попаданием. Если необходимая информация в кэшпамяти
отсутствует, то она выбирается из основной памяти и одновременно
заносится в кэш-память. Такой случай называют кэш-промахом.
Повышение быстродействия вычислительной системы достигается в том случае,
когда кэш-попадания реализуются намного чаще, чем кэш-промахи. Высокий
процент кэш-попаданий обеспечивается благодаря тому, что в большинстве
случаев программы ---------------------памяти, оасположенным вблизи
от ранее использованных. Это свой-
СТРУКТУРА И ФУНКЦИОНИРОВАНИЯ ПРОЦЕССОРОВ INTEL Р6
ство, которое называют локальностью программ, обеспечивает эффективность
использования кэш-памяти.
В процессорах Р6 используется отдельная внутренняя кэш-память для
хранения команд и данных, каждая из которых имеет объем 16 Кбайт. Кэш-
память имеет несколько режимов работы, обеспечивающих гибкость при
выполнении программ и в процессе их отладки. Отдельные области памяти
могут быть определены программным обеспечением или внешней аппаратурой
как не подлежащие кэшированию (загрузке в кэш-память).
Помимо внутренней кэш-памяти (уровень L1) в системах, реализуемых на базе
процессоров Р6, используется дополнительная внешняя кэш-память (уровень
L2), которая размещается на отдельном кристалле, но монтируется в общем
корпусе с процессорным кристаллом. Для обращения к этой кэш-памяти служит
отдельная шина, подключаемая к блоку внешнего интерфейса (см. рис. 2.1),
которая работает с тактовой частотой процессора. Емкость кэш-памяти
Предыдущая << 1 .. 34 35 36 37 38 39 < 40 > 41 42 43 44 45 46 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed