Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
1, то реализуется исключение типа #NM (отсутствие FPU);
ЕТ-в процессорах семейств Р6 и Pentium не используется (резервирован); в
процессорах Intel 386,486 установка значения ЕТ = 1 указывает на
включение в систему математических сопроцессоров Intel 387DX;
ПРОЦЕССОРЫ ОБЩЕГО НАЗНАЧЕНИЯ И СИСТЕМЫ НА ИХ ОСНОВЕ
a) CR0 15 14 13 12 11 10 9 8 7 6 5
4 3 2 1 0
X X X X X X X X X X NE ЕТ TS
EM MP PE
PG PC NW X X X X X X X X X X
AM X WP
31 30 29 28 27 26 25 24 23 22 21 20 19
18 17 16
б) CR3
31 12 11 5 4
3 2 0
Базовый адрес таблицы разделов 1 *
X X X X X X | PCD | PWT | X X x
e) CR4 31 10 9 87654321 0
| 00 00 | OSFXSR I PCE I PGE | MCE | PAE | PSE | DE | TSD |
PVI | VME 1
Рис. 2.7. Форматы содержимого регистров управления CRO (a), CR3 (б), CR4
(в)
NE - управление прерываниями FPU, при установке значения бита NE = 1
ошибки, возникающие при выполнении команд FPU, вызывают исключение типа
#MF (ошибка FPU) при выборке следующей команды FPU; при установке
значения NE = 0 ошибка FPU вызывает выдачу на соответствующий вывод
процессора сигнала FERR# = 0, который поступает во внешний контроллер
прерываний (этот способ обслуживания прерываний FPU реализуется в
персональных компьютерах);
WP-защита от записи, при установке значения бита WP = 1 программам
супервизора, имеющим уровень привилегий 0-2, запрещается запись на
страницы пользователя, имеющие уровень привилегии 3; при значении WP = 0
такая запись разрешена;
AM - управление проверкой выравнивания, разрешает при установке значения
бита AM = 1 проверку выравнивания адресов по границам слов (кратные двум)
или двойных слов (кратные четырем) выборке операндов из памяти, если в
регистре EFLAGS установлено значение бита АС = 1 и выполняемая программа
имеет уровень привилегии 3 (программа пользователя);
NW - запрещение записи в кэш-память, совместно с битом CD определяет
режим работы внутренней кэш-памяти процессора;
, CD-запрещение заполнения кэш-памяти, совместно с битом NW определяет
режим работы внутренней кэш-памяти процессора;
PG - разрешение страничной трансляции адреса, при установке значения PG =
1 обеспечивает страничную адресацию памяти в защищенном режиме (табл.
2.3).
Отметим, что биты МР, ЕМ, TS влияют также на выполнение команд,
реализуемых блоком ММХ. В табл. 2.4 указано, как реагирует процессор на
поступление команд FPU или ММХ в зависимости от установленного значения
этих битов.
Таблица 2.3
Режимы работы процессора
PG PE Режим процессора
0 0 Реальный режим
0 1 Запрещенный режим без использования страничной адресации
1 0 Запрещенная комбинация (вызывает исключение типа #СР-нар;
шение защиты)
1 1 Защищенный режим с использованием страничной адресации
СТРУКТУРА И ФУНКЦИОНИРОВАНИЯ ПРОЦЕССОРОВ INTEL Р6
Таблица 2.4
Режимы работы блоков FPU и ММХ
Биты CR0 Выполняемые команды
ЕМ МР TS Команды FPU Команда WAIT (FWAIT) Команды ММХ
0 0 0 Выполняется Выполняется Выполняется
0 0 1 Исключение #NM Выполняется Исключение #NM
0 1 0 Выполняется Выполняется Выполняется
0 1 1 Исключение #NM Исключение #NM Исключение #NM
1 0 0 Исключение #NM Выполняется Исключение #UD
1 0 1 Исключение #NM Выполняется Исключение #UD
1 1 0 Исключение #NM Выполняется Исключение #UD
1 1 1 Исключение #NM Исключение #NM Исключение #UD
Младшие 16 разрядов регистра CR0 для совместимости с защищенным режимом
микропроцессора 80286 называют словом состояния машины MSW (Machine State
Word). Команды загрузки и сохранения LMSW, SMSWflnn совместимости с
микропроцессором 80286 работают только с младшими 16 разрядами регистра
CR0. Для загрузки или сохранения всего содержимого регистра CR0
используются команды MOV CRO, r/m или MOV r/m, CRO, выполняемые
программами с максимальным уровнем привилегии 0.
Регистр CR3 (см. рис. 2.7, б) содержит 20 старших разрядов базового
адреса таблицы разделов, который используется при трансляции адреса в
случае страничной организации памяти. Кроме того в этом регистре
содержатся два бита, управляющих кэш-памятью при страничной адресации:
PCD-запрещает при установке значения PCD = 1 загрузку содержимого
страницы в кэшпамять; при значении PCD = 0 такая загрузка разрешена;
PWT- определяет режим работы кэш-памяти при страничной адресации: при
установке значения PWT = 1 реализуется режим сквозной записи (write-
through), при установке PWT = 0 реализуется режим обратной записи (write-
back).
Следует отметить, что биты PCD, PWT влияют на работу кэш-памяти только
при страничной адресации (когда в регистре CR0 установлены значения РЕ =
PG = 1). В этом случае они определяют режим работы как внутренней кэш-
памяти (L1), так и внешней кэшпамяти 2-го уровня (L2).
В регистре CR4, который введен в процессорах Pentium, Р6, содержатся
девять управляющих битов, обеспечивающих расширение архитектурных
возможностей этих процессоров:
VME- определяет способ обработки прерываний (исключений) в режиме
виртуального 8086;
PVI - разрешает при установке значения VME = 1 реализацию виртуальных
