Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
0 1 2 3 4 5 6 7 8 31
0 DATA_BO DESC_BO FC[1-3J Все "0".
Рис. 5.136. Формат регистра функциональных кодов
Программируя биты FAM (FEC Aggressive Mode), пользователь может
устанавливать для FEC-контроллера наивысший приоритет доступа к
внутренней шине. Если бит FAM = 1, то агрессивный режим доступа разрешен,
и биты FAID и RAID должны быть равны нулю (наивысший приоритет). Если же
бит FAM = 0, то агрессивный режим выключен и приоритет доступа
определяется битами FAID.
В регистре FUN_CODE (рис. 5.136) содержится информация, которая
используется при обменах между системным DMA-контроллером и SDMA-
контроллером коммуникационных каналов. В битах FC1-FC3 хранятся
функциональные коды, которые используются при обменах по системной шине
во всех контроллерах "Motorola" и которые будут выдаваться при обмене на
одноименные контакты.
В битах DATA_BO[0-1] определяется порядок передачи байт (byte-ordering),
который будет использовать SDMA-интерфейс при DMA-обмене (00 -
резервировано; 01 - PowerPC Little-endian byte-ordering (64-разрядное
слово передается побайтно, начиная с адреса байта 0Ы11 идо адреса ОЬООО);
1Х- Big-endian byte-ordering (64-разрядное слово передается частями по 16
бит, начиная с ячейки с адресом ОЬОО и доОЫ 1)).
В битах DESC_BO[0-1] определяется порядок передачи байт (byte-ordering),
который будет использовать SDMA-интерфейс при DMA-обмене для открытия и
закрытия буферных дескрипторов (00 - резервировано; 01 - PowerPC Little-
endian, 1Х - Big-endian).
Настройка режимов работы МП-интерфейса FEC-контроллера. Для
взаимодействия с внешним PHY-устройством, которое совместимо с Mil-
интерфейсом, используются специальные регистры MII_DATA и MII_SPEED.
Запись информации в регистр MII_DATA вызывает передачу кадра управления
от одного устройства к другому, но только если в регистр MII_SPEED
занесено число, отличное от нуля. Логика управления начинает передавать
преамбулу, а затем сразу же содержимое регистра MII_DATA при выдаче
данных во внешнее устройство и принимать данные в регистр при чтении
данных. Поэтому рекомендуется записывать данные в регистр Mil JDATA при
MII_SPEED = 0.
В ходе обмена данными регистр MIIJDATA представляет собой
последовательный сдвиговый регистр, поэтому чтение его содержимого до
завершения процесса обмена не рекомендуется. При завершении передачи или
приема данных будет выработано прерывание MII_DATAIO_COMPL. Если во время
обмена записать в регистр MII_DATA новое число, то его содержимое
изменится, и станут возможными сбои в алгоритмах работы PHY-устройств.
При выдаче данных из регистра MII_DATA (рис. 5.137) в сеть в битах
MII_DATAIO_STATE в регистре MII_STATUS отображается текущее состояние
процесса обмена кадрами управления.
Содержимое регистра данных MII_DATA представляет собой кадр управления
МП-интерфейса. В битах ST (Start of Frame Delimiter) указывается
начальный ограничитель кадра управления (для корректного кадра
указывается формат заполнителя ST := 01). В битах OP (Operation Code)
указывается направление передачи данных (ОР = 10 чтение, ОР = 01 запись).
Биты РА содержат адрес внешнего PHY-устройства, с которым
0 1 2 3 4 8 9 13 14 15 16 31
ST OP PA RA ТА DATA
Рис. 5.137. Формат регистра данных Mll-интерфейса MILDATA
646
ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ
О___________________________________________________ 23
24___________________25________________________________ 30 31
Зарезервировано. Все "0". dis_preamble MII_SPEED 0
Рис. 5.138. Формат регистра MII_SPEED
производится обмен данными. Контроллер МРС860Т может поддерживать до 32
внешних подключенных PHY-устройств. Биты RA определяют один из 32
регистров внутри PHY-устройства, с содержимым которого будут
производиться действия. Биты ТА (Turn Around) задают режим инвертирования
информации, для нормальной работы требуется записать в эти биты ТА := 10.
Поле DATA содержит сами данные, которые необходимо записать или прочитать
в/из указанного регистра. Все рекомендованные значения полей ST, ОР и ТА
соответствуют требованиям стандарта 802.3.
Регистр MII_SPEED (рис. 5.138) используется для контроля тактовой
частоты, которая поступает на вывод MDC (МИ Clock). Появление тактовой
частоты на этом выводе позволяет начать передачу/прием преамбулы и
остального кадра данных.
Стандарт МИ позволяет "опускать" передачу преамбулы, если PHY-устройство
этого не требует. Если установлен бит DIS_PREAMBLE = 1, то при обмене
будет выдаваться преамбула из 32 "единиц". Если бит равен нулю, то
преамбула не выдается.
Содержимое поля MII_SPEED определяет частоту тактового сигнала на
контакте MDC. MDC-частота вычисляется как [(системная
частота)/(МИ_БРЕЕОх2)]. Если в поле MII_SPEED = 0, то на контакте MDC
будет "логический нуль". Программируемая частота должна быть не более 2,5
МГц, как определено Mll-спецификацией IEEE.
Формат буферного дескриптора FEC-контроллера. Для обеспечения более
гибкого управления буферы данных FEC-контроллера и связанные с ними
