Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
(две Т1-линии).
SCC1: 32-канальный QMC. SCC2: 32-канальный QMC. - + +
Скорость передачи по двум TDM 2*2,048 Мбит/с (Е1/СЕРТ-линия).
В табл. 5.65 приведены максимальные скорости передачи контроллеров при
использовании различных коммуникационных протоколов в режиме
полнодуплексной передачи.
По материалам вышеприведенных таблиц легко рассчитать коэффициент
загрузки коммуникационного процессора или сколько процентов полосы
пропускания контролле-
583
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
ра будет занято коммуникационными протоколами. Коэффициент загрузки
рассчитывается как сумма для всех каналов отношений скорости работы
канала к максимальной скорости работы канала. Если коэффициент
оказывается больше единицы, то такая конфигурация работы системы
невозможна. Рассмотрим примеры.
Таблица 5.65
Скорости работы каналов при использовании различных протоколов
Протокол Соотношение скорости, Мбит/с к тактовой частоте, МГц
Максимальней скорость передачи, Мбит/с
25 МГц 33 МГц 40 МГц 50 МГц
Transparent 1 : 3,12500 8 10,56 12,8 16
HDLC 1 : 3,12500 8 10,56 12,8 16
UART 1 : 10,4000 2,4 3,168 3,84 4,8
Ethernet 1 : 1,13600 22 29 35 44
SMC transparent 1 : 16,6700 1,5 1,98 2,4 3
SMC UART 1 : 113,636 0,22 0,29 0,352 0,44
QMC 1 : 11,9000 2,1 2,8 3,36 4,2
BISYNC 1 : 16,6700 1,5 1,98 2,4 3
Пример 1. Рассчитаем коэффициент загрузки для контроллера с частотой 25
МГц, в котором канал SCC1 работает в режиме полудуплекса с 10-Мбит/с
Ethemet-протоколом, SCC2 работает с 2-Мбит/с HDLC-протоколом, SCC3
работает с 64-Кбит/с HDLC-протоколом, SCC4 работает с 9,6-Кбит/с UART-
протоколом, SMC1 работает с 38-Кбит/с UART-протоколом. Коэффициент равен
(10/22) + (2/8) + + (0,064/2,4) + (0,0096/2,4) + (0,038/0,22) = 0,96 < 1.
Таким образом, коммуникационный процессор будет загружен на 96%.
Пример 2. Рассчитаем коэффициент загрузки для контроллера с частотой 25
МГц, в котором реализованы двадцать четыре 64-Кбит/с QMC-канала и два
128-Кбит/с HDLC-канала. Коэффициент равен (24x0,064/2,1) + (2x0,128/8) =
0,76 < 1. Таким образом, коммуникационный процессор будет загружен на
76%.
Пример 3. Рассчитаем коэффициент загрузки для контроллера с частотой 25
МГц, в котором реализованы тридцать два 64-Кбит/с QMC-канала и один 2-
Мбит/с HDLC-канал. Коэффициент равен (32x0,064/2,1) + (2/8) = 1,22 > 1.
Таким образом, коммуникационный процессор будет загружен на 122% и
работать не будет.
5.3.3. РАБОТА В АСИНХРОННЫХ КАНАЛАХ СВЯЗИ
Асинхронный HDLC-лротокол. Асинхронный HDLC - это протокол, использующий
для передачи HDLC-кадров по каналу связи технологию UART-кадров. Данный
протокол используется как физический уровень для протоколов РРР (point-
to-point). Так же как и в других протоколах, СРМ, работая с асинхронным
HDLC-протоколом (AHDLC-контрол-лер), выполняет формирование кадров и
передачу их по сети с минимальным вмешательством центрального процессора.
Работа AHDLC-контроллера похожа на работу классического HDLC-контроллера.
ASYNC HDLC-контроллер передает HDLC-кадры в пакетах UART-протокола. UART-
пакет служит средством передачи данных HDLC-кадра по асинхронной сети.
При формировании кадра данных для непосредственной передачи по сети
контроллер использует следующий формат: 1 старт-бит, 8 бит данных, 1
стоп-бит, битов контроля четности нет.
584
ПОДДЕРЖКА ПРОТОКОЛОВ В КОММУНИКАЦИОННЫХ КОНТРОЛЛЕРАХ
0 1 2 3 4 5 6 7 8 9 10 11 12
13 14 15
FLC 0 1 1 0 0 0 0 0 0 0 0 0
0 0 0
Рис. 5.102. Формат регистра режима PSMR ASYNC HDLC-протокола
Для обеспечения указанного выше формата UART-кадра в регистре режима
AHDLC-npo-токола PSMR (рис. 5.102) биты CHLN1 и CHLN0 должны быть
установлены в "1". Для других протоколов эти биты определяют число битов
в передаваемом символе данных.
Бит FLC в регистре PSMR определяет тип контроля при передаче данных. Если
бит FLC = 0, то идет обыкновенная передача. Если бит FLC = 1, то
производится асинхронный контроль передачи. При этом, если сигнал cts
станет равным единице, то передача останавливается после завершения
передачи текущего символа. Если сигнал cts = 1 после середины передачи
текущего символа, то передача может остановиться после передачи
следующего символа. Пока cts = 1, могут передаваться символы IDLE. Когда
сигнал cts восстановится ( cts = 0), передача продолжится с того места,
где она оста-новилась. Таким образом, при передаче регистрируется всего
одна ошибка - это потеря сигнала cts . При этом передача прерывается,
буфер закрывается, устанавливается признак ошибки СТ = 1 в слове
состояния буфера BD и устанавливается бит ТХЕ прерывания в регистре
событий SCCE. После получения команды RESTART TRANSMIT передача
возобновляется из следующего TxBD.
Отличия между протоколами HDLC и ASYNC HDLC перечислены ниже.
• Для AHDLC-контроллера нет ограничения на максимальную длину
принимаемого кад-
ра, так как принимаются все символы между открывающим и закрывающим
флагами. Таким образом, не существует механизма ограничения числа байтов
