Научная литература
booksshare.net -> Добавить материал -> Физика -> Александров Е.К. -> "Микропроцессорные системы" -> 307

Микропроцессорные системы - Александров Е.К.

Александров Е.К., Грушвицкий Р.И., Купрянов М.С., Мартынов О.Е. Микропроцессорные системы — Спб.: Политехника, 2002. — 935 c.
ISBN 5-7325-0516-4
Скачать (прямая ссылка): mikroprocessorniesistemi2002.djvu
Предыдущая << 1 .. 301 302 303 304 305 306 < 307 > 308 309 310 311 312 313 .. 528 >> Следующая

0 1 2 3 4 5 6 7 8 9 10 1 1
12 13 14 15
SMC2 SMC2CS SDMb RFSDb DSCb CDTb STZb CEb FEb GMb TFSDb
16 17 18 19 21 22 23 24 25 26 27 28 29 30 31
SMC1 SMC1CS SDMa RFSDa DSCa CDTa STZa CEa FEa GMa TFSDa
Рис. 5.75. Формат регистра настройки режимов работы последовательного
интерфейса SIMODE в контроллере МРС860
Во всех коммуникационных контроллерах интерфейс SI поддерживает режимы
контроля аппаратуры приемника и передатчика. Биты SDMa и SDMb определяют,
какой режим контроля выбран для канала TDMa и канала TDMb (табл. 5.43).
В режиме автоматического эха канал сразу же передает принятый от
физического интерфейса бит данных. Значения сигналов на контакте L1GRx
игнорируются. В режиме внутренней петли происходит внутреннее соединение
выводов LITXDx и LIRXDx. Данные передаются по линии LITXDx и сразу же
читаются. Сигнал L1RQx выставляется нормально, а значения сигналов на
входах L1 RXDx и L1GRx игнорируются. Режим циклического контроля работает
аналогично режиму внутренней петли, только он предназначен для контроля
работы аппаратуры приемника и передатчика без воздействия на внешние
выводы микросхемы. Поэтому внешние выводы LITXDx и L1RGx остаются в
неактивном состоянии.
В модуле СРМ предусмотрена возможность работы с повышенной частотой
синхронизации, так как некоторые TDM-каналы при работе в режиме GCI-
интерфейса требуют, чтобы на каждый битовый интервал приходилось по два
периода тактового сигнала. Биты DSCa и DSCb, если они равны единице,
определяют для своего канала TDMx режим работы с удвоенной частотой.
Таблица 5.42
Выбор источника тактирования канала
Биты SMC1CS (или SMC2CS) Источник тактирования каналов SMC1 или SMC2
ООО Канал тактируется от генератора BRG1.
001 Канал тактируется от генератора BRG2.
010 Канал тактируется от генератора BRG3.
011 Канал тактируется от генератора BRG4.
100 Если это канал SMC1, то он тактируется от внешнего генератора через
вход CLK1. Если это канал SMC2, то он тактируется от внешнего генератора
через вход CLK5.
101 Если это канал SMC1, то он тактируется от внешнего генератора через
вход CLK2. Если это канап SMC2, то он тактируется от внешнего генератора
через вход CLK6.
110 Если это канал SMC1, то он тактируется от внешнего генератора через
вход CLK3. Если это канал SMC2, то он тактируется от внешнего генератора
через вход CLK7.
111 Если это канал SMC1, то он тактируется от внешнего генератора через
вход CLK4. Если это канап SMC2, то он тактируется от внешнего генератора
через вход CLK8.
547
И
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Таблица 5.43
Режимы работы TDM-каналов
Биты SDMx Режим контроля
00 Нормальный режим работы без дополнительного контроля
01 Режим "автоматическое эхо"
10 Режим "внутренняя петля"
11 Режим "циклический контроль"
Каждый кадр данных при работе в режиме TSA стробируется внешним сигналом
SYNC. Обычно наличие этого сигнала в TDMx-канале проверяется по
положительному перепаду тактового сигнала CLK, если биты FEa и FEb равны
единице для каналов TDMa и TDMb соответственно, и по отрицательному
перепаду тактового сигнала, если эти биты равны нулю. Анализ наличия
стробирующего сигнала по отрицательному перепаду тактового сигнала
используется, если выбранный TDMx-канал работает с IDL-или GCI-
интерфейсами.
Биты RFSDa, RFSDb, TFSDa и TFSDb определяют количество тактов задержки
при передаче/приеме на выбранном канале TDMa или TDMb (табл. 5.44).
Таблица 5.44
Задержки при обмене через TDM-канал
Биты RFSDx Режим работы
00 Задержек нет. Данные принимаются или передаются по тому же
тактовому сигналу CLK, по которому проверялось наличие сигнала строба
SYNC.
01 Задержка равна одному периоду. Данные передаются и принимаются по
следующему импульсу тактового сигнала.
10 Операции с данными производятся с задержкой два периода тактового
сигнала.
11 Операции с данными производятся с задержкой три периода тактового
сигнала.
Значения битов СЕа и СЕЬ определяют, по какому перепаду тактового сигнала
CLK производятся операции с данными на каналах TDMa и TDMb
соответственно. Если бит равен нулю, то на выбранном TDMx-канале данные
передаются по положительному перепаду тактового сигнала и считываются по
отрицательному перепаду. Такой режим обработки данных используется при
работе с IDL- и GCI-интерфейсами. Если бит равен единице, то на выбранном
TDMx-канале данные выставляются по отрицательному перепаду тактового
сигнала, а считываются - по положительному. На рис. 5.76 представлен
пример настройки работы последовательного интерфейса.
TDM-канал при работе может поддерживать механизм запросов на передачу no
D-каналу (grant механизм). Биты GMa и GMb определяют, для какого
физического интерфейса GCI (значение бита равно нулю) или IDL (значение
бита равно единице) будет включен этот механизм. Дополнительно
пользователь должен настроить каждый SCC-канал на поддержку механизма
запросов, установив биты GR1-GR4 в регистре SICR.
Если биты STZa и/или STZb имеют значение "1", то для GCI-активации
Предыдущая << 1 .. 301 302 303 304 305 306 < 307 > 308 309 310 311 312 313 .. 528 >> Следующая

Реклама

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed

Есть, чем поделиться? Отправьте
материал
нам
Авторские права © 2009 BooksShare.
Все права защищены.
Rambler's Top100

c1c0fc952cf0704ad12d6af2ad3bf47e03017fed