Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
подтверждать прием данных из М-канала. Для подтверждения приема данных от
отправителя используется А-канал.
Бит L (Last) устанавливается в "1" SMC-контроллером при приеме по Е-
каналу сообщения (End of Message), которое распознается при приеме два
раза в соседних кадрах неактивного бит в Е-канале. В этом случае данные,
которые были приняты по М-каналу, игнорируются.
Если передатчик SMC-контроллера еще не успел подтвердить по A-каналу
прием предыдущего полученного байта данных, а приемник уже принял
следующий новый байт данных из М-канала, то регистрируется состояние
ошибки и устанавливается бит ER = 1 в ячейке буфера приема M_RXBD.
Для повышения надежности передачи информации передача каждого нового
байта данных по М-каналу производится два раза в двух соседних GCI-
кадрах. При приеме информации обе копии сравниваются и при их совпадении
байт записывается в биты DATA буфера приема и посылается подтверждение о
приеме байта по A-каналу. Если же при приеме обнаружено несовпадение двух
байтов в соседних кадрах, то они отбрасываются и регистрируется ошибка
сравнения с установкой бита ошибки MS = 1.
При заполнении буфера М-канала данными будет установлен бит MRXB в
регистре событий SMC-канала.
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Е L RE MS - - - - DATA
Рис. 5.55. Формат буфера приема М-канала
527
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
5.2.4. КОНТРОЛЛЕРЫ ДОПОЛНИТЕЛЬНЫХ КОММУНИКАЦИОННЫХ
КАНАЛОВ
Контроллер 12С. Контроллер 12С введен в состав СРМ-модуля
коммуникационного контроллера МРС860 и позволяет ему обмениваться данными
с другими 12С-устройствами, такими как микроконтроллеры, EEPROM,
устройства реального времени, аналого-цифровые преобразователи.
12С - это синхронный, двунаправленный интерфейс (линия данных SDA и линия
тактовых сигналов SCL), который может работать в режимах master-slave и
multimaster. Выбор режима выполняется в регистре команд I2COM (рис.
5.56). Если бит М/S = 0, то контроллер работает как slave-устройство,
если М/S = 1, то - как master.
0 1 2 3 4 5 6 7 1
STR
Зарезервировано. Инициализируется пользователем записью "О".
M/S
Рис. 5.56. Формат регистра команд I2COM
Оба вывода SCL и SDA являются двунаправленными и подсоединяются через
резистор к положительному напряжению. Таким образом, поскольку контроллер
имеет выводы типа "открытый исток" (open drain), то они могут быть
объединены в единую шину для работы в конфигурации multimaster. Когда на
12С-шине нет передачи, то линии SCL и SDA находятся в пассивном "1"
состоянии.
Настройка режимов работы 12С-контроллера производится в регистре режима
I2MOD (рис. 5.57). h
0 1 г 3 4 5 6 7
- - RB/D GCD FLT PDIV EN
Рис. 5.57. Формат регистра режима I2MOD
Включение контроллера в работу производится установкой бита EN := 1. В
выключенном режиме (бит EN = 0) контроллер работает в режиме пониженного
энергопотребления.
Тактирование приемника и передатчика 12С-контроллера выполняется одной
частотой. Если устройство работает в режиме slave, то тактовые сигналы
поступают от внешнего источника по линии SCL. Источником тактового
сигнала для master-устройства является собственный внутренний генератор
BRG. Тактовый сигнал BRGCl-Кдля работы BRG-генератора поступает от
системного синтезатора частоты и может быть предварительно изменен. Биты
PDIV определяют коэффициент предварительного деления входной частоты
(табл. 5.36).
BRG-генератор 12С-контроллера может также изменять входную частоту
генератора. Коэффициент деления частоты задается пользователем в режиме
I2BRG и рассчитывается как 2х (I2BRG+3). На выходе BRG-генератора
тактовый сигнал представляет собой меандр. При системной частоте 25 МГц
максимальная скорость передачи данных может достигать 520 КГц
(BRGCLK/(4x2x(0+3)= BRGCLK/48).
Таблица 5.36
Коэффициент внутреннего увеличения частоты
Биты PDIV Коэффициент деления Биты PDIV Коэффициент деления
частоты частоты
00 BRGCLK/32 10 BRGCLK/8
01 BRGCLK/16 11 BRGCLK/4
528
ОРГАНИЗАЦИЯ КОММУНИКАЦИОННЫХ ПРОЦЕССОРНЫХ МОДУЛЕЙ в кмк
Поскольку 12С-интерфейс используется для связи устройств на одной плате,
в одном приборе, то на линии тактового сигнала может оказывать влияние
посторонний шум. Установка бита FLT := 1 позволяет пропустить тактовый
сигнал через цифровой фильтр, чтобы убрать возможные наводки из-за шумов.
Бит REVD задает порядок передачи битов при обмене символами. Если бит
REVD = О, то первым передается SLB. Еспи REVD = 1, то первым передается
MSB, этот режим является рабочим для контроллеров фирмы "Motorola".
Бит GCD в регистре I2MOD определяет, как должен вести себя приемник при
получении общего запроса от master-станции. Если бит GCD = 1, то никакие
действия не производятся. Еспи бит GCD = 0, то приемник посылает
подтверждение на адрес общего вызова (general call address).
В контроллере МРС860 параметры 12С-контроллера хранятся на 1-й странице
памяти параметров (parameter RAM) со смещением + 0x1 С80 от начала
двухпортовой памяти. Структура и состав памяти параметров 12С-контроллера
