Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
готовность первого буфера данных в таблице TxBD. Когда буфер будет
подготовлен, данные по каналам SDMA переписываются в FIFO-буфер и после
синхронизации передатчика передаются в сеть. После передачи всех данных
из текущего буфера проверяется бит L в его слове состояния. Если это был
последний буфер кадра (бит L = 1), то контроллер сбрасывает бит
готовности R := 0 в слове состояния буфера и устанавливает биты статуса
переданного кадра данных. После этого контроллер начинает передавать в
сеть символы IDLE. Если это был не последний буфер данных текущего кадра
(бит L = 0), то в слове состояния сбрасывается только бит готовности R :=
0, и контроллер начинает передавать данные из следующего буфера передачи
в таблице TxBD.
Если при передаче данные из текущего буфера еще не переписаны в буфер
FIFO передатчика, то регистрируется ошибка незаполнения underrun, SMC-
контроллер прекращает передачу данных из буфера, буфер закрывается,
устанавливается бит ошибки UN := 1 в слове состояния текущего буфера и
бит ТХЕ := 1 в регистре событий SMC-канала, вызывая прерывание работы
центрального процессора. Далее контроллер начинает передавать в сеть
символы IDLE. Ошибка незаполнения underrun не регистрируется в интервалах
между передачами отдельных кадров данных. При обнаружении этой ошибки
SMC-канап возобновит передачу после получения команды RESTART TRANSMIT.
Если в слове состояния переданного буфера установлен бит прерывания I =
1, то по окончании передачи всех данных из этого буфера центральный
процессор будет уведомлен об этом маскируемым прерыванием.
Если в слове состояния буфера передачи установлены биты СМ = 1 и R = 1,
то этот буфер будет автоматически повторно передаваться в сеть при каждом
новом обращении к нему RISC-контроллера, до тех пор пока пользователь не
сбросит бит R := 0.
Прием данных. После включения в работу (установлен бит REN = 1) приемник
SMC-контроллера проверяет установление синхронизации. Когда синхронизация
приемника выполнена, он проверяет незанятость первого буфера приема в
таблице RxBD и начинает записывать в него данные. Когда буфер приема
будет полностью заполнен, SMC-контроллер сбросит бит незанятости Е := 0 в
его слове состояния и, если установлен бит 1 = 1, сгенерирует маскируемое
прерывание к процессору. Если длина принимаемого кадра больше, чем размер
текущего буфера приема, то контроллер проверяет незанятость следующего
буфера приема в таблице RxBD. Если новый буфер свободен (бит Е = 1), то
прием данных продолжается в этот буфер. Если в слове состояния
установлены биты Е = СМ = 1, то новые принятые данные будут записываться
в этот буфер поверх старых при новом обращении к нему SMC-контроллера.
Если при приеме данных обнаруживается ошибка переполнения буфера FIFO
приемника, т. е. RISC-контроллер не успевает освобождать ячейки для
приема новых данных, то SMC-контроллер будет вынужден писать новые
принятые данные поверх старых, которые будут потеряны. При возникновении
этой ошибки SMC-контроллер прекращает прием данных, закрывает текущий
буфер приема, устанавливает в слове состояния буфера бит ошибки OV := 1 и
бит RX := 1 в регистре событий, уведомляя прерыванием центральный
процессор о возникшей ошибке. Прием следующих кадров данных будет
продолжен в новый буфер приема из таблицы RxBD.
Работа SMC в режиме GCI-контроллера. В МРС860 каждый SMC-контроллер может
управлять и С/I- и Monitor-каналами GCI-кадра в сетях ISDN, а при работе
в режиме SCIT-конфигурации каждый из SMC-контроллеров может управлять
работой любого 0 или 1 SCIT-канапа.
523
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
При функционировании в режиме GCI-контроллера SMC-канал может быть
настроен для работы с соответствующим С/I- и Monitor-каналом при
программировании памяти маршрутизации SIRAM. Каждый SMC-канал
поддерживает полнодуплексные операции с данными выбранного временного
канала и может работать в тестовых режимах внутренней петли и
автоматического эха.
Карта распределения памяти параметров GCI-контроллера значительно
отличается от карт распределения памяти нормальных коммуникационных
протоколов (табл. 5.35). В режиме SMC GCI протокол-независимая часть
памяти параметров содержит буферные дескрипторы приема и передачи для
С/I- и Monitor-каналов и, реже, содержит таблицу указателей на место
расположения дескрипторов в других областях памяти. Прото-кол-
ориентированная часть памяти параметров для SMC GCI просто отсутствует.
Таблица 5.35
Память параметров SMC GCI-контроллера
Адрес Название Размер, бит Описание
SMC base+00 M_RXBD 16 Буфер приема Monitor-канала
SMC base+02 MJTXBD 16 Буфер передачи Monitor-канала
SMC base+04 CI_RXBD 16 Буфер приема С/1-канала
SMC base+06 CIJTXBD 16 Буфер приема С/1-канала
SMC base+08 RSTATE 32 Переменная внутреннего состояния
SMC base+OC M_RxD 16 Текущие принятые данные Monitor-канала
SMC base+OE M_TxD 16 Текущие переданные данные Monitor-канала
SMC base+10 CI_RxD 16 Текущие принятые данные С/1-канала
