Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
IRP = 1, то импульсом отрицательной полярности (low). Способ кодирования
SIR-протокола поддерживается только на канале SCC2. Для активации этого
способа кодирования требуется в битах RDCR и TDCR регистра режима GSMR
задать коэффициент увеличения частоты 16х, а бит SIR установить в "1".
Устранение помех и ложных срабатываний. Помехи, которые воздействуют на
тактовые сигналы и приводят к неправильному срабатыванию схем приемника и
передатчика, являются проблемой систем телекоммуникаций. Системы, которые
используют для тактирования своих схем внешние источники тактовых
сигналов, особенно подвержены этим ошибкам, которые могут возникать из-за
сторонних шумов, из-за подключения/разъединения аппаратуры и кабелей или
из-за неправильного волнового согласования линий. Каналы SCC-контроллеров
в МРС860 содержат специальную схему, которая позволяет обнаруживать
"глюк" (glitch) на линиях тактового сигнала, который может вызвать
переход SCC-контроллера в неправильное ошибочное состояние. Эта схема
позволяет вовремя известить систему о проблемах на физическом уровне
управления. Схема обнаруживает два типа "глюка". Первый тип (или всплеск)
регистрируется, если перепад сигнала между уровнями "О" и "1" состояния
происходит быстрее, чем за минимальный допустимый интервал смены
состояния тактового сигнала. Второй тип регистрируется, когда смена
состояния тактового сигнала происходит с нормальной скоростью, но
присутствует большой чрезмерный сторонний шум.
Внутренние схемы блока DPLL пропускают входную частоту через фильтр
шумов, чтобы убрать паразитные всплески и оставить один чистый сигнал.
Для включения этой схе-
Кадр UART
ГЧ Старт бит Виты данных - Стоп- бит
• *
0 1 0 1 0 0 1 ; 1 0 1
-- п П р.
! 3/16 битового интервала |
->, Ы-------------
>!
Кадр IR •
Рис. 5.39. Кадры UART и IR
498
ОРГАНИЗАЦИЯ КОММУНИКАЦИОННЫХ ПРОЦЕССОРНЫХ МОДУЛЕЙ В КМК
мы в работу в регистре GSMR введен дополнительный бит GDE. Если этот бит
равен 1, то схема обнаружения "глюка" работает нормально и в случае
возникновения ошибки будет установлен соответствующий бит в регистре
событий SCC-канала. Если этот бит равен О, то схема обнаружения ошибок
выключена и данный режим следует использовать, если каналы тактируются от
внутренних источников тактовых сигналов или если тактовая частота от
внешних источников превышает максимальную частоту работы схемы
обнаружения, что составляет 6,25 МГц при частоте кварца 25 МГц.
Механизм прерываний. Управление обработкой прерывания от SCC-каналов
производится контроллером прерывания, который входит в состав СРМ, с
помощью регистров запросов CIPR, регистра маски CIMR и регистра
обслуживаемого прерывания CISR.
Если некоторый SCC-канал желает прервать работу центрального процессора,
то он должен установить i бит в регистре запросов на прерывание CIPR
(табл. 5.25), который соответствует прерыванию от этого канала. При
желании пользователь может замаскировать прерывание от выбранного SCC-
канала, сбросив в "О" i бит в регистре маски CIMR. Если же центральный
процессор в текущий момент времени занят обработкой прерывания от
выбранного SCC-канала, то в регистре обслуживаемых прерываний CISR будет
установлен в "1" i бит, соответствующий этому SCC-каналу. Во всех
регистрах обслуживания прерывания i бит соответствует одному и тому же
SCC-контроллеру.
Таблица 5.25
Прерывание от каналов
Канал ввода/вывода Номера битов, закрепленных за каналом в регистрах
контроллера прерываний MPC860
SCC1 30
SCC2 29
SCC3 28
SCC4 27
Ошибки SDMA 22
Таблица RISC-таймеров 17
12С 16
SPI 05
SMC1 04
SMC2 (PIP) 03
Взаимные приоритеты запросов на прерывание между четырьмя SCC-каналами в
СРМ программируются в регистре конфигураций контроллера прерываний CICR
(рис. 5.40). Следует отметить, что регистр CICR производит настройку
приоритетов только SCC-каналов и не влияет на приоритеты других каналов
ввода/вывода. Имеется четыре позиции приоритетов (а, Ь, с, d), самая
приоритетная - позиция а.
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Зарезервировано SCdP SCcP SCbP SCaP
16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31
IRL[0:2] НР[0:4] IEN Зарезервировано SPS
Рис. 5.40. Формат регистра конфигураций контроллера прерываний CICR в
МРС860
499
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Биты SCCaP, SCbP, SCcP и SCdP определяют, какой SCC-канал занимает
выбранную позицию в таблице приоритетов (табл. 5.26).
Таблица 5.26 Приоритеты каналов
Биты SCxP Канал
00 SCC1
01 SCC2
10 SCC3
11 SCC4
Бит SPS определяет абсолютные приоритеты запросов от SCC-каналов среди
запросов от других модулей контроллера (табл. 5.27). Если бит SPS = 0, то
все запросы от SCC-каналов сгруппированы вместе и имеют высокий приоритет
относительно других запросов. Если бит SPS = 1, то запросы от SCC-каналов
распределены по таблице приоритетов среди других запросов.
Таблица 5.27
Уровни приоритетов модулей коммуникационного процессора в МРС860
