Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
ориентированных протоколов, например, UART или BISYNC, и устанавливает
размер буфера FIFO в 1 байт. Этот минимальный размер буфера используется
для ускорения процесса обработки информации.
Бит RFW определяет ширину ячеек буфера FIFO приемника. Если бит RFW = 0,
то размер ячейки буфера равен 32 битам. Данные принимаются бит за битом,
пока не будет принято 32 бита информации, только затем они могут быть
переданы в память по каналам SDMA. Эта конфигурация необходима для
протоколов, основанных на HDLC-типе кадра и протокола Ethernet, а также
рекомендована для высокоскоростных протоколов "прозрачной передачи". В
этом режиме размер ячейки FIFO для SCCI-канала равен 32 битам и 16 битам
для других каналов SCC.
Режим работы с битом RFW = 1 предназначен для низкоскоростных протоколов
"прозрачной передачи" и для символьно-ориентированных протоколов. Размер
ячейки буфера устанавливается равным 8 битам, буфер FIFO SCC1 канала
имеет размер 8 байт, а у других SCC-каналов размер буфера - 4 байта.
Таким образом, принимаемые данные передаются в буферы данных в памяти по
8 бит, не дожидаясь приема всех 32 битов. Этот режим может быть
использован для протоколов HDLC, HDLC bus, Apple Talk и Ethernet.
Настройка синхронизации. Бит TXSY определяет взаимную синхронизацию между
приемником и передатчиком. Обычно установка этого бита требуется при
работе с внешним оборудованием, которое поддерживает стандарт Х.21. При
работе с обычным се-
492
ОРГАНИЗАЦИЯ КОММУНИКАЦИОННЫХ ПРОЦЕССОРНЫХ МОДУЛЕЙ В КМК
тевым оборудованием бит TXSY = 0 и приемник с передатчиком работают
независимо. Если выбран режим с битом TXSY = 1, то передача начнется
только через 8 периодов тактовой частоты после начала приема данных.
Дополнительно, в режиме прозрачной передачи, если установлен бит RSYN =
1, то приемник предварительно должен быть синхронизирован с частотой
входного потока битов и до начала передачи должен быть выставлен активный
сигнал cts = 0.
Бит SYNL используется при настройке режимов работы BISYNC- и Transparent-
контроллеров и служит для задания длины синхросимволов (табл. 5.17).
Формат синхросимволов SYNC1 и SYNC2 для синхронных протоколов обычно
задается в регистре синхронизации DSR. При передаче перед посылкой кадра
передатчик добавляет к кадру данных заданное число символов
синхронизации. Формат дополнительных синхросим-волов может быть определен
в специальных ячейках протокол-ориентированной части памяти параметров
SCC-канала.
Таблица 5.17
Размер символов синхронизации
Значение битов SYNL Размер символа синхронизации
00 Синхросимволы не используются, и прием кадра синхронизируется
внешним сигналом Ш = 0
01 4-битный синхросимвол
10 8-битный синхросимвол
11 16-битный синхросимвол
Назначение битов в регистре синхронизации (рис. 5.37) различно для разных
коммуникационных протоколов (табл. 5.18). После системного сброса этот
регистр настроен на работу с HDLC-протоколом. Если регистр DSR содержит
символы синхронизации, то содержимое регистра всегда передается по
правилу "LSB бит - первым".
Бит TCI при значении, равном 1, задает внутреннее инвертирование
тактового сигнала передатчика перед его использованием схемами SCC-
контроллера. В нормальном режиме работы данные выставляются на линию TXD
по отрицательному перепаду тактового сигнала, а считываются с линии RXD -
по положительному перепаду тактового сигнала. Установка режима
внутреннего инвертирования позволяет выдавать данные на полпериода
раньше, т. е. по положительному перепаду тактового сигнала. В данном
случае внешним приемником эти же данные будут приняты на один период
тактового сигнала позже, т. е. по следующему положительному перепаду
этого же тактового сигнала. Использование этого режима работы
рекомендовано для контроллеров HDLC, Transparent и Ethemet-протоколов при
высоких частотах передачи (больше чем 8 МГц), так как этот режим
обеспечивает дополнительное время предустановки и настройки рабочей
частоты для внешнего приемника.
Таблица 5.18
Тип синхросимволов
Протокол Назначение регистра DSR
UART BISYNC, Transparent HDLC Используется для задания коэффициента
дробных стоп-битов Задает формат синхросимволов SYNC1, SYNC2 Задает
формат двух открывающих флагов кадра (код 0х7Е7Е)
т
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
15 14 13 12 1 1 10 9 8 7 6 5 4
3 2 1 0
SYN1
SYN2
Рис. 5.37. Формат регистра синхронизации DSR
Настройка режимов блока DPLL. Каждый SCC-канал содержит блок DPLL
(Digital Phase-Locked Loop), который выполняет кодирование/декодирование
данных от SCC-канала. Ниже приведены основные режимы
кодирования/декодирования (рис. 5.38).
• NRZ: "1" - кодируется высоким уровнем сигнала на битовом интервале; "О"
- кодируется низким уровнем сигнала на битовом интервале.
• NRZI MARK: "1" - кодируется отсутствием перепадов и смен состояния
сигналов на битовом интервале; "О" - кодируется перепадом сигнала (сменой
состояния сигнала на противоположное) в начале битового интервала.
