Микропроцессорные системы - Александров Е.К.
ISBN 5-7325-0516-4
Скачать (прямая ссылка):
передается первым. Если бит REVD = 1, то используется инверсный порядок
передачи битов в байте - первым передается MSB-бит.
Бит RSYN используется только для каналов, работающих в режиме прозрачной
передачи, и служит для определения времени синхронизации приемника. Если
бит равен О, то приемник работает в нормальном режиме и обнаруживает
приход данных по активному сигналу CD = 0, который выставляется
передатчиком одновременно с передачей первого бита данных. Если же бит
RSYN = 1, а также бит CDS = 1, то активный сигнал CD = 0 появится только
при приеме второго бита кадра данных. Этот режим используется, например,
в сети HDLC bus, когда первый бит кадра служит для обнаружения коллизии и
реальные данные начинаются только со второго бита кадра.
Если в слове состояния TxBD текущего буфера данных установлен режим
передачи данных с подсчетом контрольной суммы, то биты TCRC (табл. 5.16)
определяют тип проверочного полинома.
Таблица 5.16
Выбор типа контрольной суммы
Значение битов TCRC Тип полинома контрольной суммы
00 16-битный полином Хл16+Хл12+Хл5+1. Обычно используется в HDLC-
контроллере.
01 16-битный полином ХЛ16+ХЛ15+ХЛ2+1. Обычно используется в BYSINC-
контроллере.
10 32-битный полином Хл32+Хл26+Хл23+Хл22+Хл16+Хл12+Хл11 +
+Хл10+Хл8+Хл7+Хл5+ХМ+Хл2+Хл1 + 1. Обычно используется в Ethernet- или
HDLC-контроллерах.
11 Зарезервировано.
Временной контроль сигналов управления. Управление сигналами CD , CTS и
RTS .Когда SCC-канал запрограммирован на работу в нормальном режиме (биты
DIAG = 00), сигналы сЁГ и cts находятся под автоматическим контролем SCC-
koh-троллера.
Биты CDP, CDS, CTSP, CTSS определяют, как SCC-контроллер воспринимает и
работает с сигналами cd и cts . Если бит CDP = 0, то сигнал на линии сЁГ
должен контролироваться в течение приема всего кадра данных. Если во
время приема кадра сигнал cd будет сброшен в пассивное состояние сБ~ = 1,
то регистрируется ошибка потери CD-сигнала и прием кадра прерывается.
Если бит CDP = 1, то сигнал на линии cd появляется в виде импульса,
который синхронизирует начало кадра, и дальнейшие изменения сигнала на
линии cd не влияют на прием текущего кадра данных.
Если бит CDS = 0, то сигнал на линии cts должен контролироваться в
течение передачи всего кадра данных. Если во время передачи кадра сигнал
cts будет сброшен в пассивное состояние cts = 1, то регистрируется ошибка
потери CTS-сигнала и передача кадра прерывается. Если бит CDS = 1, то
сигнал на линии cts появляется в виде импульса, который синхронизирует
начало передачи кадра, и дальнейшие изменения сигнала на линии cts не
влияют на передачу текущего кадра данных.
КОММУНИКАЦИОННЫЕ МИКРОКОНТРОЛЛЕРЫ И СИСТЕМЫ НА ИХ ОСНОВЕ
Бит CTSP определяет взаимную синхронизацию внешних сигналов на линиях сЁГ
и RXD. Если бит CTSP равен 0, то два этих сигнала поступают асинхронно.
SCC-контроп-лер внутренне синхронизирует их, а затем принимает данные с
линии RXD. Если бит CTSP = 1, то сигнал cd синхронизирован с появлением
данных на линии RXD, а это позволяет контроллеру проводить их быструю
обработку. В этом случае состояние сигнала cd изменяется во время
нулевого "О" полупериода тактового сигнала, и сигнал остается активным
сЁГ = 0 в течение приема всего кадра данных. Часто синхронизированный
режим работы используется для соединения двух коммуникационных
контроллеров в прозрачном режиме передачи, у которых выход rts" одного из
них соединен со входом сЁГ другого.
Бит CTSS определяет взаимную синхронизацию внешних сигналов на линиях
cts" и TXD. Если бит CTSS равен 0, то два этих сигнала поступают
асинхронно. SCC-контрол-лер внутренне синхронизирует их, а затем данные
выставляются на линию TXD после нескольких периодов задержки. Если бит
CTSS = 1, то сигнал cts синхронизирован с передачей данных по линии TXD.
В этом случае состояние сигнала cts изменяется во время нулевого "0"
полупериода тактового сигнала. Как только сигнал cts стал активным cts =
0, данные начинают немедленно передаваться по линии TXD. Часто
синхронизированный режим работы используется для соединения двух
коммуникационных контроллеров в прозрачном режиме передачи, у которых
выход rts одного контроллера соединен со входом cts другого контроллера.
Бит RTSM используется для контроля режимов работы внешнего сигнала при
передаче данных. Если бит RTSM = 0, то сигнал rts активен только при
передаче кадра данных, а в промежутке между кадрами передаются IDLE/Flag-
символы и сигнал rts становится пассивным. Если бит RTSM = 1, то сигнал
rts всегда активен после включения выбранного SCC-контроллера в работу, и
в промежутке между кадрами данных передаются символы IDLE или Flag, как
определено в выбранном коммуникационном протоколе.
Временной контроль сигналов управления для синхронных протоколов. При
работе в нормальном режиме для синхронных протоколов сигнал rts
становится активным, когда данные для передачи загружены в буфер FIFO и
наступает отрицательный перепад тактового сигнала TCLK. Если при этом
